|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
플롭의 응용은 많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현저 연세대학교 출판부
최신디지털논리회로, 하재철.문상재 공저 ok press
Digital Fundamentals Tenth Edition, Thomas L. Floyd
|
|
|
회로도 및 결과
실험 1)
시뮬레이션 결과
- 아무것도 나타나지 않는다.
- 74LS47의 4번 핀과 5번 핀이 VCC에 연결되어 있지 않고, 독립적으로 연결되어 있기 때문이라고 예측한다. 정확한 실험 결과는 실험 수업 때 확인해 볼 예정이다.
실험 2)
※ RU
|
|
|
카운터 칩으로써, 이 칩은 주로 디지털 회로에서 사용되며, 카운트를 증가 또는 감소시키기 위해 입력 신호를 받는 특징을 보이는데, 이 소자와 스위치를 이용하여 순차적으로 카운트를 증가 또는 감소시켰다고 분석할 수 있다.
오차분석
※
|
|
|
회로도.
총 결과 회로도
74ls90 (10진 bcd 카운터)
74ls47 (7세그먼트 디코더)
17555 (VCO : 클럭 발생회로칩)
참고 : 디지털회로설계
http://www.postech.ac.kr/class/chem241/20020419/pH%20meter.htm
컴퓨터시스템구조 1.각 입력 조건에 따른 진리표.
2.7-세그먼트
|
|
|
디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.67 ~ p.78
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.473~ p.476
④ http://blog.naer.com/dbskffl?Redirect=Log&logNo=140010178842
⑤ http://blog.naver.com/nanyokitty?Redirect=Log&logNo=140028874871 1. 목적
2.
|
|
|
카운터의 모듈러스(modulus)는 얼마인가?
▷ 이 카운터는 0(0000)부터 9(1001)까지 카운터 하는 10진(mod-10) 상향 카운터
시뮬레이션
회로
결과 논리회로 실습 보고서 - 비동기식 카운터
[1] 7476 IC 핀 배치도를 참조하여 아래 그림과 같은 비동기
|
|
|
플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출력에
|
|
|
설계하는 단계이다.
- 중략 - 제1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
*
|
|
|
설계하는 단계이다.
- 중략 - 제1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
*
|
|
메뉴펼치기
