|
설계
5.1 작품의 구성
5.2 주요 부품의 구성 및 동작
5.3 작품의 동작
5.4 시현 시나리오
6. 작품 구현
6.1 작품 제작 사용 도구 소개
6.2 시뮬레이션 과정 및 결과
6.3 c언어 코딩 및 주석
6.4 외관, 회로도, 기판
|
- 페이지 24페이지
- 가격 6,000원
- 등록일 2010.04.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로에 대한 시뮬레이션이 가능하다.
Pspice는 1972년에 개발한 Berkely SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션 프로그램으로 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, Stimuls editor, Pspice A/D, Probe로
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2011.03.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
open을 만들었습니다
▶ 다음장의 시뮬레이션을 보면 스위치가 동작 하면 전압이 내려가는 것을 볼 수 있는데 이것은 임계치 논리를 정확하게 인식할 수 없는 레벨로 내려 가는 것입니다.
● Pspice로 구현한 단일 인버터 회로
▶ 인버터는 반전
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Open Coll.)
74LS48 BCD코드를 7-세그먼트 Decoder/Driver
74LS138 3자리의 2진수가 8개의 핀으로 나옴 Decoder/Demultiplexer
74LS139 2자리의 2진수가 4개의 핀으로 나옴 Decoder/Demultiplexer
74LS145 BCD코드를 10진수로 Decoder/Driver
74LS247 BCD코드를 7-세그먼트 Decoder/Driver
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
컬렉터 TTL NAND 게이트의 결선형 논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2007.01.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지탈 회로에서 사용법 >
> 전압레벨 변환 방법
<아날로그 회로에서 사용법>
1. 컬렉터 저항(Rc)의 결정
2. 이미터 저항(Re)의 결정
3. 베이스 저항(R1과 R2)의 결정
4. 커플링 콘덴서(Cin)의 용량결정
5. 바이패스 콘덴서(Ce)의 결정
|
- 페이지 5페이지
- 가격 1,300원
- 등록일 2005.10.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시기에 출력 전압이 포락선을 따르지 못하여 생기는 일그러짐 무선설비기사_정리_1[1]._디지탈전자회로
무선설비기준_요점정리
무선통신기기_요점정리
무선통신시스템_요점정리
안테나공학_요점정리
전자계산기일반_요점정리
|
- 페이지 79페이지
- 가격 9,000원
- 등록일 2023.06.08
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
인버터인데 인버터가 굉장히 크고 무거워서 제품에 장착이 불가능하다. usb 포트로부터 제품 내 커패시터를 충전시켜서 핸드폰을 충전시키는 것은 휴대성에 위배된다는 문제점이 도출되었다.
설계 내용
설계 회로도 및 실제 회로
휴대폰 충전
|
- 페이지 4페이지
- 가격 900원
- 등록일 2016.08.08
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계된 골절 방지용 의복, 수술로 인해 신체의 일부를 잃은 환자들의 신체를 정밀하게 보완하는 의복 등이다. 웨어러블 패션의 확산은 정장산업을 지금 보다 더 축소시킬 것이다. 정장을 입고 컴퓨터를 하거나 스마트폰을 자유자재로 사용하
|
- 페이지 43페이지
- 가격 4,000원
- 등록일 2014.04.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로를 VHDL로 설계하고 회로를
구성하여 출력을 확인하여 보시오. 클록의 주기를 60ns로 하시오.
우선 VHDL로 설계하면 다음과 같다.
7474 소자를 사용하여 회로를 구성하고 시뮬레이션 해보면 다음과 같다.
출력 Q를 BUFFER로 설정하고 클록이 상승
|
- 페이지 13페이지
- 가격 2,000원
- 등록일 2011.11.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|