|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
|
|
실험4) 다음 회로를 구성하고, 표를 완성하시오. (D, T F.F 실험)
- 이론값
D
Q
Q\'
0
0
1
1
1
0
0
0
1
1
1
0
- 실험결과
D=0, Q=0 D=0, Q\'=1
D=1, Q=1 D=1, Q\'=0
D
Q
Q측정값
Q\'
Q\'측정값
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
0
0
0.15V
1
4.5V
1
1
4.5V
0
0.17V
결과분석
- D 플립플롭은 이
|
|
|
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
STROBE
G\'
Y0
Y1
Y2
Y3
S1
S0
X
X
H
X
X
X
X
0
0
L
0
1
1
1
0
1
L
1
0
1
1
1
0
L
1
1
0
1
1
1
L
1
1
1
0
실험5) JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여
|
|
|
설계하는 번거로움을 덜수 있
었고 앞으로 카운터를 이용할땐 플립플롭으로 카운터를 설계하는것 보다는 161소
자를 사용하는것이 간단함을 느낄수 있었던 실험이었다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris M
|
|
|
DIGITAL LOGIC APPLICATIONS AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “
|
|
|
DIGITAL LOGIC APPLICATIONS AND DESIGN\", Second Edition, P.W.S International Edition
[3] 박송배, “디지털회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “
|
|
|
해 보니 전혀 그렇지가 않았다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트 1. JK 플립플롭
2. T 플립플롭
|
|
|
설계 및 최적화를 시도할 수 있는 기초를 마련한 것 같아 매우 의미 있었다.
6. 설계에 대한 종합적 고찰
VHDL을 활용한 카운터 설계를 통해 디지털 회로의 기본 구성 요소인 D Flip-Flop과 다양한 형태의 카운터를 구현하였다. D Flip-Flop은 데이터
|
|
|
Flip-Flops (with Preset and Clear))
3. SN74LS47N(BCD to 7-Segment Decoder/Drive)
4. FND507(0.5inch 7-Segment Numeric LED Displays)
5. NE555(Timer) 1. 명제
2. 설계 목적
3. 설계 순서
4. 사용 기기 및 부품
5. Block Diagram
6. 각 부분의 회로 구성
7. 소자값 계산
8. 회로 연결
9.
|
|
|
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로를 이용하여 설계.
5.Simulation
<실험1>
<실험2>
<실험3>
References
www.alldatasheet.co.kr
pspice 기초와 활용
네이버 블로그 1.Title
2.Name
3.Abstract
4.Background
5.Simulation
|
|
메뉴펼치기
