|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
|
다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)
● 결과보고서
○ 비고 및 고찰
○ 문제
○ 고찰
|
|
|
과 1의 입력값에 의해서만 결정되는 회로
기억회로를 갖고 있지 않음
종류 : 반가산기, 전가산기, 반감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등
2) 반가산기(Half-Adder,HA)
2개의 비트 X,Y를 더한 합 S와 자리올림 C를 구하는 회로
3)
|
|
|
반가산기, 전가산기, 반감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 등 1) 반가산기(Half-Adder,HA) 2개의 비트 X,Y를 더한 합 S와 자리올림 C를 구하는 회로
2) 전가산기(Full-Adder,FA)2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고
|
|
|
서 다음 식과 같이 구할 수 있습니다.
Cn = A B + B C + A C
= A B + C ( B + A )
= A B + C (A B)
6)회로도
두 개의 반가산기가 사용되고 있음을 알 수 알 수 있습니다. 그러므로 두 개의 반가산기와 자리올림을 OR 게이트로 결합 표현하기도 합니다.
|
|
메뉴펼치기
