|
1. OR게이트
OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행한다. OR 게이트는 입력 중 어느 하나가 1(High)이면 1(High)출력을 발생하며, 모든 입력 신호가 0(Low
|
|
|
회로이론, Hayt지음, 강철호 역, Mc Graw Hill 출판
-대학 물리학, 청문각 출판 1. 실험 제목
2. 실험 목적
3. 실험 순서
4. 실험에 사용된 원리 정리
1) 디지털 논리 회로인 and, or, not, xor게이트의 입출력 특성
2) 부울대수와 카르노 맵, 카
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
대상 : 2학년1반
학생수 : 35 명
일시 : 2006년 11월 14일
장소 : 2학년 1반 교실
단원 명 : Ⅲ. 불 대수
학습목표 :
학 습 활 동
도입
전개1
전개2
정리
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
|
1. 교재 및 단원명
가. 교재명 : 고등학교 디지털 논리 회로(교육인적자원부)
1. 불 대수와 기본 논리 게이트
2. 불 대수와 기타 논리 게이트
나. 단원명 : 대단원 - Ⅲ 불 대수
중단원 - 1. 불 대수와 기본 논리 게이트, 2. 불 대수와 기타
|
|
|
회로도 및 결과
실험1) 4-to-1 MUX를 구성하고, S1과 S0의 입력신호에 따른 출력 Y를 작성하시오.
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output(Y)
D3
D2
D1
D0
S1S0-00
S1S0-01
S1S0=10
S1S0=11
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
1
0
|
|
|
디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터(Bistable Multivibrator)라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다.
- 플립플롭은 대표적인 순서 논리회로(Se
|
|
|
논리회로이다. 따라서 현재의 디지털 컴퓨터는 스위치를 켜거나(1) 끄는(0) 상태로서 전기가 흐르거나 흐르지 않는 형태로 2진법의 1 비트(Bit)를 구현한다.
하지만 물리학의 양자역학 원리를 이용한 양자컴퓨터는 기존과는 전혀 다른 원리로서
|
|
|
OR회로
다이오드의 논리합회로와 트랜지스터의 부정회로를 조합해서 만든 것이 NOR회로이다. 이것은 OR의 부정연산을 하는 회로로서 NAND회로와 더불어 디지털IC에 널리 사용된다.입력
0
0
1
1
입력
0
1
0
1
출력
1
0
0
0
NAND회로의 진리표(정논리)
|
|
메뉴펼치기
