|
논리게이트] C = x y + z (x y), S = x y Z
4비트 덧셈기
4. Quartus 설치 -
①
②
③
④
⑤
⑥
⑦
⑧
⑨
⑩
⑪
5. 전가산기
[논리 게이트]
[타이밍도]
6. 4비트 가산기
[논리게이트]
[타이밍도] 1. 실험 제목
2. 실험 목표
3. 관련 이론
4. Quartus
|
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
|
|
문제점들이다. 앞으로의 실험에서는 최대한 까끔하고 보기 쉽게 회로도를 그려야 겠다. 1. 실험목표
2. 기초이론
□ 반가산기
□ 전가산기
□ BCD 덧셈기
□ BCD 4bit 덧셈기/뺄셈기
3. 실험 방법
4. 실험 결과
5. 실험 결과 및 고찰
|
|
|
모의 실험을 한다.
2. 관련 이론
1) 2진 덧셈기-밸셈기
덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를 구현할수 있는데, 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. 아래 그림은 4비트 덧셈기- 1. 실험제목
2
|
|
|
표시방법과 동일하다.
-음수: (1의 보수) +1로 표현한다.
<부호화된 2진 숫자>
5.Simulation
<실험 1>
<실험 2>
<실험 3>
<실험 4>
AND Gate : 7408, OR Gate : 7432, XOR Gate : 7486 1. Title
2. Name
3. Abstract
4. Background
5. Simulation
|
|
메뉴펼치기
