|
논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로의 표현방식을 익히고 구현해보는 실험을 하였습니다.
각 Gate 마다 쓰여 있는 숫자가 달라서 그것으로 구별을 하였습니다. 그리고 각 Gate 마
|
|
|
논리식과 그 회로 도식화는 디지털 시스템의 성능을 극대화하는 데 필수적인 요소로 작용한다. 1. 2의 배수를 판별하기 위한 진리표 작성과 Boolean Algebra를 통한 논리 회로의 간소화
2. 4K ROM과 1K RAM 4개를 활용한 8비트 마이크로컴퓨터 설계
|
|
|
논리회로의 입력파형으로 고정 논리레벨을 갖는 파형을 인가할 때 사용하는 조절 스위치.PUSH/PULL 에 따라 TTL/CMOS 모드 선택된다.
- TTL/CMOS OUTPUT BNC : T시/CMOS에 따른 출력
- DC OFFSET CONTROL : 출력신호에 양 또는 음의 DC성분을 첨가할 수 있다.- MAIN OU
|
|
|
표현하는 것이 나중에 회로를 구현할 때 성능 측면뿐만 아니라 비용면에서도 이득이 된다. 논리식을 간소화하는 방법에는 대수학적 처리방법(Algebraic manipulation), 카노맵(Karnaugh Map)을 이용하는 방법, 도표를 이용하는 방법(Tabulation method) 등이
|
|
|
분석
- JK 플립플롭은 전원이 5번 핀, 그라운드가 13번 핀인 것이 특징이다.
- D 플립플롭은 입력이 두 번째, 2개의 출력이 각각 다섯 번째, 여섯 번째에 있는 것이 특징이다.
4. PSpice 시뮬레이션 회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도
|
|
|
10
1
x
x
e = CA+BA
BA
DC
00
01
11
10
00
1
01
1
1
1
11
x
x
x
x
10
1
1
x
x
<<Segment f>>
f = D+BA+CA+CB
<<Segment g>>
BA
DC
00
01
11
10
00
1
1
01
1
1
1
11
x
x
x
x
10
1
1
x
x
g = D+BA+CB+CB
= D+BA+CB 세븐시그먼트의 진표
각 시그먼트의 카르노 맵
|
|
|
분석, 제작
- 세부 사항 (1) 전체 블록 diagram
전체적으로 CLK을 통하여 회로를 제어해주는데 분주기를 통하여 각각의 부분에서 필요한 주파수를 나누어 주고 그것을 통하여 원하는 신호를 받아서 동작을 하게 된다. 분주기가 필요한 부분은 도트
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
|
컴퓨터 조직 및 설계
1. 명령어 코드
디지털 시스템의 내부조직은 일련의 마이크로연산으로 정의할 수 있다.
용도 1) 특정 목적 디지털 시스템: · 특정 마이크로연산을 영구히 수행한다.
예) 주변기기 제어장치( M/T 제어기)
2) 범용 디지털시스
|
|
|
논리 IC) - AND, OR, NOT 등의 논리 회로를 조합한 IC
③메모리 IC(기억 IC) - 디지털 신호의 0 과 1을 기억할 수 있는 flip-flop 등의 회로를 조합한 IC
④아날로그 IC(선형 IC) - 전압 및 전류가 연속적으로 변화하는 양(아날로그 신호)을 증폭, 변조하거나
|
|
메뉴펼치기
