|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
컴퓨터에서의 정보 표현
2. 진법과 2진수 연산
3. 수치 Data
4. 문자 Data
5. 기타 Data
논리회로
1. Boole과 Boole 대수
2. 논리 회로와 Boole 연산식
3. 반가산기(Half Adder)
데이터 구조
1. 배열(Array)
2. 포인터와 연결 리스트
3. 스택(Stack)
|
|
|
회로에 대한 이해를 돕는 중요한 요소로 자리 잡고 있다. 각 수 체계가 어떻게 상호작용하며 논리 회로의 설계와 구현에 기여하는지는 디지털 전자공학의 핵심 주제 중 하나이다. 따라서 이진수와 함께 시작된 숫자 체계의 발전은 현대의 여
|
|
|
논리회로를 전가산기 라고 한다.
따라서 전가산기는 3개의 입력을 갖는다.
전가산기의 진리표는 다음과 같다.
이 진리표의 s와 c를 각각 카르노 맵을 작성해보면 다음과 같다.
s의 카르노맵
c의 카르노맵
이 카르노맵을 이용하고 부울대수 정리
|
|
|
논리회로)
1번 과제. 의 진리표를 작성하고 A, B 그리고 B, C를 각각 선택
선으로 했을 때 멀티플렉서(multiplexer) 블록도를 설계하여 도시하시오.
2. 4K ROM 1개와 1K RAM 4개를 사용하여 8비트 마이크로컴퓨터를 설계하여 그림을 그리시오. 이 때 반드
|
|
|
논리회로에서의 드모르간의 법칙은 OR과 AND이 완전히 독립되어 성립하는 것이 아니라 부정(NOT)을 조합시켜서 상호교환이 가능하도록 하는 중요한 정리로서 논리적 교합의 구성상 필수적인 성질의 것이다. 드모르간의 법칙은 논리식을 간단하
|
|
|
다음과 같이 그린다.
간단한 3변수 K맵을 그린것이고 원으로 묶인것을 가지고 대수식을 세우게 된다. 다음 그림은 b'c +a'c 라는 결과를 가진다. Chapter 1. 관련 이론(Theoretical Background)
게이트란?
게이트의 종류
조합논리회로의 설계
|
|
|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
부울대수와 드모르간의 정리
1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을
측정하여 표 2를 완성하여라.
2. 그림2와 같은 회로를 구성한 후 두 개의 출력 X와 Y에 대한 이론값과 실제값을
비교 분석
|
|
|
부울대수와 논리식의 간소화
실험2. DeMorgan's Theorem
실험3. CMOS 와 TTL NAND/NOR 게이트 정의와 동작
실험4. Exclusive-OR와 응용
실험5. Integrated-Circuit Timers
실험6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실
|
|
메뉴펼치기
