|
회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 "lastalu"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과제
|
|
|
7408)
특징
AND gate 4개
AND gate 진리표
A
1
1
1
1
0
0
0
0
B
1
1
0
0
1
1
0
0
C
1
0
1
0
1
0
1
0
L1
1
1
0
0
0
0
0
0
L2
1
0
0
0
0
0
0
0
결과
결과 : AND gate는 입력값 중 거짓이 있으면 결과값이 거짓이다.
5. IC NOT gate (TTL IC 7404)
특징
NOT gate 4개
NOT gate 진리표
A
1
0
B
0
1
Inv B
1
0
|
|
|
참고 자료
논리회로실험 (정용진·이원석·신평호) 생능출판사
전자공학의 기초 (이영근 저) - 광림사; 601-620p. 미적분 회로
1. 목적
2. 참고 사항
3. 참고 자료
RC 발진기/ Wien 브릿지 발진기
1. 목적
2. 참고 사항
3. 참고 자료
|
|
|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
논리회로의 이론을 사용하여 각각 AND 와 OR Gate를 이용하여 2개의 IC칩으로 구성하였다. 2개의 NAND Gate 나 NOR Gate IC 칩을 사용하여도 충분히 결선도를 구현할 수 있지만 좀 더 쉽게 결선도를 구성하기 위해 AND 와 OR Gate를 사용하였다.
실험 2에서
|
|
|
회로를 말하며, 출력변수들은 차(D:difference)와 빌림수(B:borrow)로 나타낸다. 전감산기는 뒷단의 위치에 빌려준 1을 고려하며 두 비트의 뺄셈을 수행하는 논리회로로서, 림수(borrow) 입력을 취급하기 위해 변수 A,B에 추가로 B의 입력이 한 개 필요
|
|
|
논리상으로는 입력이 출력에 바로 영향을 미치는 것으로 인식되지만 실제 회로로 구현시에는 그렇지 않다. 트랜지스터의 동작속도가 정확하게 0이 되지 않기 때문인데 보통 전달지연은 수 ns(nano second)에서 수십 ns가 걸리게 되고 천이시간도
|
|
|
기계적
움직임에 시연 가능성이 있을 것으로 생각되어 작품구상에 들어가게 되었다. 제작동기
사용부품및 공구
사용IC Data Sheet
작품의 동작
회로도 구성
작품의 구성(브레드보드)
작품의 구성(만능기판)
작품구성완료 후 동작모습
|
|
|
|
|
|
0
0
1
0
1
1
1
XNOR 게이트의 진리표
A
B
Y
XNOR 게이트의 Time table
XNOR게이트의 기본인 XOR-NOT 게이트
A. O. I Gate
AND, OR, INVERT
정의 : 특정한 논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후 출력을
NOR연산시키는 회로가 필요하
|
|
메뉴펼치기
