|
실험에서 하지 않기 때문에, 보고서에서 제외시켰습니다.
4. 시뮬레이션실험 1)실험 2) PSpice나 Quartus II를 이용해 시뮬레이션을 위한 회로 구성에 힘든 점이 있어 진리표로 시뮬레이션 값 대체함. - 진리표문자
Input
D C B A
OutPut
a b c d e f g
7-Segment
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시뮬레이션실험 값
<4차 필터 회 로 도>
1)500Hz
scale : 500us/Div
2)1000Hz
scale : 200us/Div
3)2000Hz
scale : 100us/Div
4)2680Hz
scale : 50us/Div
5)4000Hz
scale : 50us/Div
6)5000Hz
scale : 50us/Div
7)9000Hz
scale : 50us/Div
●실험 값
<4차 저역통과 필터 회로도(버터워즈)>
채널
|
- 페이지 16페이지
- 가격 2,300원
- 등록일 2013.09.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
FET 특성실험 시뮬레이션
실험순서 (1)부터 (11)의 시뮬레이션
실험 (13)의 시뮬레이션
실험 (17)에서 (22)까지의 시뮬레이션
V_GS
가 -0.8[V]에서 0[V]까지일 때의
I_D
V_GS
가 -0.8[V]에서 0[V]까지일 때의
I_D
실험 (25)의 시뮬레이션
|
- 페이지 4페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험 30 FET 증폭기 특성 시뮬레이션
실험 순서(3)에 의한 입력 및 출력파형
입력파형
출력파형
실험 순서 (5)
Rd를 4.7k로 바꾸었을 때 출력
Rd를 680으로 바꾸었을 때 출력
실험 순서(6)
R_G
를 10k로 바꾸었을 때 출력파형
R_G
를 1M로 바꾸었을 때
|
- 페이지 7페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
베이스와의 연계, 평가문항과 점수 관리 체계 등이 구체적으로 설계되어 학습자의 목적지향성이 지속적으로 유지되도록 해야 한다.
평가 계획의 조기 완성은 향후 시뮬레이션의 개발과정을 목적 지향적으로 만들고, 또한 동기화 전략 및 도
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2005.11.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|