|
1. 목적
1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.
2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.
2.예비지식
2.1 이상적인 디지털 논리 반전기
논리 반전기는 입력 신호의 논리 값을 반전시킨다. 따라
|
|
|
실험회로에서 계산식과 측정값이 달랐던 이유는 Butterworth 필터보다 실험회로의 Q값이 더 작아서 3dB 대역폭이 컸기 때문에 차단주파수가 계산식보다 작았다.
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(C2를 0.008uF, C1을 0.125uF으로 정하고
|
|
|
실험 16. 키르히호프 전압법칙(단일전원)
1.실험목적
2.관련이론
3.실험준비물
4.실험과정 Pspice로 구현
실험 17. 키르히호프 전류법칙
1.실험목적
2.관련이론
3.실험준비물
4.실험과정 Pspice로 구현
|
|
|
이 측정되었다. 이는 마찬가지로 프로브와 접지단자 사이가 회로상으로 연결되어있다는 것을 의미한다.
(3) 전원 콘센트의 접지점과 실험실 바닥의 철판사이의 전압을 측정하고, 결과를 설명하라.
- 전원 콘센트의 접지점과 실험실 바닥사이
|
|
|
커지게 될수록 발열량이 많아진다 이 길게 뻗게 되는 선저항을 돌돌 말아 사용하게 되면 선수 n배 만큼 발열량이 커저 히타의 역할을 할 수있게 된다. 실험6. 집적회로 소자 공정 실험 결과보고서
4. 예비보고서
7. 결과보고서
|
|
|
회로로 대체해야 한다. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다. 1. 목 적
2.예비지식
1) 직류해석
2) 소신호 해석
3.기기 및 부품
4. 실 험
1) 직류 해석
2) 소신호
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
회로와 동일
확인문제 1. 4 [Ω]의 저항과 4 [Ω]의 유도 리액턴스를 직렬로 접속한 회로의 임피던스를 구하라.
확인문제 2. 6 [Ω]의 저항과 8 [Ω]의 유도 리액턴스를 병렬로 접속한 회로의 임피던스를 구하라.
확인문제 3. R = 5 [Ω], L = 100 [mH]로 이
|
|
|
입력전압이 1V이고 출력전압은 저항에 따라서 (-)값으로 나타난다. 원신호에 대하여 (-)값으로 나타나고 위상이 180도 반전되기 때문에 ‘반전’이라 칭한다.
비반전증폭기에 대한 실험을 살펴보면 입력전압이 1V이고 출력전압은 저항에 따라
|
|
|
실험(1)의 (a)까지는 아주 원활하게 실험이 진행되었다. 하지만 (b)부터 회로를 구성할 때, 전압계를 어떻게 연결하는 것인가부터 어려웠으나 이론상으로는 아주 잘 구성했다. 그러나 우리 조가 구성한 회로에서는 전류가 전혀 측정되지 않았다
|
|
메뉴펼치기
