|
, 10번 실험) 를 제거하자 전압이득이 현저하게 떨어지는 것을 알 수 있다. 즉 는 교류 전압이득을 저하시키지 않기 위해서 반드시 필요하다.
(2) 의 제거가 증폭기 성능에 어떤 영향을 주는가?
⇒ 는 이미터 저항으로 전류이득과 출력저항에 전
|
|
|
작게 한 후 증폭기의 신호입력에 연결하고 각단의 출력을 측정한 결과, 이론과 일치하는 증폭된 파형이 출력되었고, 각단의 DC 바이어스 + 사인파 의 형태로 출력되었다. 1. 주제 및 실험 관련사항
2. 전체 회로도
3. 각단 해석
4. 결론
|
|
|
실험1은 그림 18-2의 회로를 구성 후 트랜지스터의 각 단자에서의 직류전압 값을 구하는 실험으로 표 18-1과 같은 결과가 나오는데, 그 이유는 바이어스된 직류전압 값이 +12V 12V로 구성 되어있기 때문이다.
실험2는 그림 18-2의 회로를 구성 후, 각
|
|
|
실험 31. 발진기 회로
(1) 목적
다양한 발진기 회로에서 파형을 측정한다.
(2) 실험장비
① 계측장비: 오실로스코프, DMM, 함수발생기, 직류전원공급기
② 부품:
◇ 저항: 10kΩ (3개), 51kΩ (1개), 100kΩ (1개), 220kΩ (1개), 500kΩ pot (1개)
|
|
|
이퀄라이저 개요
EQ ?
사운드를 주파수 별로 분리. 주파수를 중심으로 증폭도를 올려주거나 내려주는 역할 주제 선정 및 목표
이퀄라이저 개요
Active Band Pass Filter
System 개요 및 회로
프로젝트 결과
프로젝트 수행 임무 및 일정
결론
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출
|
|
|
실험): 검토 및 느낀점
이번 실험을 통해서 MOSEFT의 특성에 대해 알아보았다. 이번 실험으로 와 의 전압-전류 특성도 알 수 있었고, 문턱전압이라는 가 무었을 의미하는지도 알게 되었다. 아직 전자회로 이론 시간에 배우지 않은 내용이라 생소
|
|
|
전자회로실험
-chapter24. 미분기 (예비보고서)
-chapter25. 적분기 (예비보고서)
미분기
1. 회 로 도
2. 결 과
조건 1
주파수
1KHz
C
조건 2
주파수
1KHz
C
조건 3
주파수
1KHz
C
조건 4
주파수
2KHz
C
3. 이 론
▶연산증폭기를 사용한 미분기의 간단한 회로-이상
|
|
메뉴펼치기
