|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
- 페이지 4페이지
- 가격 0원
- 등록일 2010.12.21
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
tad, LOUUS NASHELSKY 저
http://cafe.naver.com/whduddn0317
컬렉터 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://naotow1.tistory.com/23154
알파, 베타
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
|
- 페이지 2페이지
- 가격 500원
- 등록일 2011.06.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
- Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
출력, 전달 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
|
- 페이지 2페이지
- 가격 500원
- 등록일 2011.06.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
er/100038196768
Electronic devices and Circuit theory 전자 회로
저항수치 읽는 법
http://blog.naver.com/ckmoo/140007543861
http://kr.blog.yahoo.com/jskccm/2477
Breadboard 사용법
http://pepsiman.tistory.com/122
|
- 페이지 2페이지
- 가격 500원
- 등록일 2011.06.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
.
4. 각각의 VGS에 대해 X축을 VDS, Y축은 ID를 갖는 그래프를 그린 후 λ, r0를 계산한다. ① 전계-효과 트랜지스터(FET)
② 전류 전도를 위한 채널의 형성
③ MOSFET의 동작 영역
⑤ 포화 영역에서의 동작
① Vt 측정
② NMOS의 I-V 특성 곡선
|
- 페이지 5페이지
- 가격 1,400원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|