|
회로를 공통-이미터(common-emitter) 또는 접지된 이미터 증폭기라고 부른다.
트랜지스터 증폭기 회로의 해석은 직류(또는 바이어스)해석과 교류 해석으로 나눌 수 있다. 직류 해석은 활성 모드에서 동작하고 있는 트랜지스터의 단자들에 흐르는
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
전압 분배 바이어스
회로 설계 목적
• 수업시간 중 익힌 회로 및 계산법을 이용하여 에미터 소신호 증폭기 구현.
• 입력 값 대비 출력 값 이득율이 10배에 가깝게 증폭 되도록 설계.
• 회로 설계 완료 후 주파수를 올
|
|
|
회로 연결은 옆과 같다. 베타 측정 실험 회로에서 컬렉터에 연결된 저항들을 제외한 것과 동일한 회로이다.
1. CH1 DC 1.5V, CH2 DC 0V인 상태에서 5kΩ 가변저항을 조절하여 베이스 전류가 10μA가 되도록 한다.
2. 멀티미터를 컬렉터와 CH2 입력 전압 사
|
|
|
회로를 꾸민다.
2. VDD를 10V로 고정시킨 후 VGG를 조절하여 VGS를 0V부터 5V까지 0.4V씩 증가시키면서 ID를 측정하여 표에 기록한다.
3. X축을 VGS, Y축은 ID를 갖는 그래프를 그린 후 Vt를 찾는다.
4. 구한 Vt를 이용하여 K를 구하고 표를 채운다.
<실험
|
|
|
회로의 소신호 증폭도 측정
4. 입력 Vin에 연결된 전원 공급기를 제거하고, 신호 발생기를 연결한다. 신호 발생기는 100Hz에서 최소 AC 전압의 진폭을 갖는 정현파 출력을 가지도록 조절한다. 이때의 DC 전압은 0V가 되도록 설정한다.
5. 신호 발생
|
|
|
회로의 소신호 증폭도 측정
10. 입력 Vin에 연결된 신호 발생기를 1kHz에서 1V의 DC 전압을 가지면서 500mVpp의 진폭을 갖는 정현파 출력을 가지도록 조정한다. 전원 전압 VCC는 12V로 고정하여 사용한다.
11. 과정 10에서 측정된 값을 이용하여 소신호
|
|
|
전자가 공핍 층을 넘어 확산 현상으로 베이스층 으로 유입된다. 유입된 전자의 일부분은 베이스 층의 다수 반송자인 정공과 재결합하여 베이스 전류가 되지만, 대부분의 전자는 베이스 층이 얇기 때문에 확산하는 거리가 짧아 곧 C-B 접합에
|
|
|
회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므로, 전압 이득이 1인 결과가 나올 것을
|
|
|
1N4154 또는 대치품
기타 : SPST 스위치, 5000Ω 2W 전위차계
<실험 과정>
<바이어스 안정화>
1. 오른쪽과 같이 회로를 구성한다.
2. S1을 닫고, 컬렉터 회로의 전류 IC를 측정하여 기록한다. VBE, VE, VCE도 측정하여 기록한 후 IE를 계산한다.
3. 음
|
|
메뉴펼치기
