|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
논리식 >
< 논리회로 >
2. 이론
◆디지털 입력소자
◆반가산기
< 논리회로 > < 시뮬레이션 >
◆전가산기
< 논리회로 > < 시뮬레이션 >
◆AND, NOT, OR, XOR, XNOR
< AND 논리회로 및 진리표 > < NOT 논리회로 및 진리표 >
<
|
|
|
맵 등을 이용)
⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.
예비 문제
1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.
⑴ A+AB=A
☞ 부울정리 7
⑵ A+B=A+B
☞ 부울정리 8
⑶ (A+B)(A+C)=A+BC
☞ 부
|
|
|
예비보고서
멀티플렉서
제출일자 : 2015. 04. 29
1. 실험 관련 이론
-목적
조합논리회로의 또 다른 예로서 디멀티플렉서의 동작 원리 및 특성을 확인한다.
-관련이론
1) 멀티 플렉서
멀티플렉서(multiplexer)는 여러 개의 입력선 으로부터 필요한 데이
|
|
|
조합논리 회로와 순차 논리 회로의 특징을 서술하시오.
-조합논리회로: 입력과 출력을 가진 논리 게이트의 집합으로 출력은 현재의 입력값에 의해 결 정 된다.
-순차논리회로: 플립플롭과 같은 메모리 요소를 포함하고 있어 출력값이 궤환된
|
|
|
논리회로
→ 출력이 외부로부터의 관리에 의해서가 아닌 내부의 지연에 의해 일정하지 않은 시간 간격을 두고 발생한다.
→ 동기 순차 논리회로보다 설계 과정이 어렵다.
3. 구성
○ 조합 논리회로 + 기억 소자
○ 기억 소자(Memory Element)
- 시스
|
|
|
논리회로를 구현하는
시간도 줄어들었고 동작기능을 보면 무엇을 이용해야할지 대충 감이 왔다.
역시 제일 간단한 자료흐름 모델링은 복잡한 구성으로 갈수록 효용도가
떨어지는듯 하다. 조합논리회로에는 기본적인 논리회로로 구성된 것
|
|
|
1.실험 목적
● 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다
● 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다
● 논리소자의 동작을 이해한다
2.실험 이론
드 모르간의 법칙은 조합논리
|
|
|
조합 논리회로 설계에 유용하게 사용될 수 있다. 디코더를 이용하여 전가산기를 구현하라.
- 진리표가 다음과 같은 디코더를 이용하여 전가산기를 구현할 수 있다.
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
B. MUX 회로는 2레
|
|
|
a'cd
1) ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac'd'+ab'd'+a'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
메뉴펼치기
