|
않으면 숫자가 제대로 카운팅 되지 않는다.
Tip : 또한 waveform에서 마우스 우클릭을 통해 group화 기능을 하면
최종회로 구현 시 많은 output을 초, 분, 시 로 깔끔하게
구분 할 수 있다. - 설계 목표
- 설계 요구사항
< 설계 순서 >
고 찰
|
|
|
논리의 코어를 생성한다. (회로도).
(2) 링 카운터와 존슨 카운터의 동작 특성을 서로 비교하라.
링 카운터
임의의 시간에 하나의 플립플롭만 세트되고, 나머지 플립플롭은 모두 클리어되
는 순환식 시프트 레지스터. 단일 비트가 한 플립플롭
|
|
|
논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www
|
|
|
논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www
|
|
|
회로를 그려서 BCD 덧셈에 대해서 나타내려 하니 어려웠습니다. 회로도에서도 마치 C언의 if 문과 같은 역할을 하는 논리 게이트를 구연해보니 신기하였습니다.
우선순위 Encoder 같은 경우에 그리 어려운 내용이 아니 여서 금세 마무리 할 수 있
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
논리 게이트나 표준 TTL IC의 그래픽 심벌을 조합하여 설계하는 소위 게이트 레벨 설계는 대상회로의 규모가 커지면 전체의 동작상태를 파악하거나 일시에 시뮬레이션 하기가 어려워진다. 그러므로 대상규모가 큰 회로의 설계는 HDL을 이용하
|
|
|
회로이다. 그리고 4pin 짜리 딥스위치는 BCD 입력을 주기 위해 연결했다. 첫 번째 덧셈기를 거치면서 뺄셈이나 덧셈의 연산을 한후 Carry Out의 출력과 Carry In의 값을 이용하여 설계한 논리 회로들이 동작하여 두 번째 덧셈기에서 뺄셈 및 덧셈연산
|
|
|
있어서 관련서적과 인터넷을 조사하였고, 같은 수업을 듣는 친구와 스터디 모임을 통해 어렵게나마 완성할 수 있었습니다.
1장의 그림은 p-spise 를 사용하여 회로도 및 타이밍도를 작성하였으며, 2장은 max plus를 사용하여 작성하였습니다.
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
메뉴펼치기
