|
회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthe
|
- 페이지 20페이지
- 가격 9,660원
- 등록일 2014.05.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
집적회로설계를 위한)반도체 공학(형설출판사, 2003), p 76~82
한국공업화학회 편, 무기공업화학,(청문각), p215~225
http://www.semipark.co.kr/images/
http://home.megapass.co.kr/~snareeyes/frame_1.htm
http://www.kdns.co.kr/
http://www.lgphilips-lcd.com:8888/Korean/tech/d2_1.html 실
|
- 페이지 11페이지
- 가격 1,000원
- 등록일 2007.10.21
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
집적화 추진
□ 테크노마트 개최, 기술이전촉진법 제정 등 연구성과 확산을 위한 신제도 정립
□ 연구개발 지원산업의 육성.지원
□ 정부 지식경영을 선도할 통합정보시스템 구축 요약
1. 지식기반 경제·사회와 과학기술
2. 주요 선진
|
- 페이지 24페이지
- 가격 1,900원
- 등록일 2010.05.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계를 하나의 반도체 기판 위에 집적시키고 필요한 배선을 함으로써 제품을 개발하는 방법인 SOC(System On a Chip) 개발 방향으로 가닥이 잡혀가고 있다. 이것은 하나의 반도체 칩에 모든 시스템 회로를 집적시키는 것으로 재사용가능 배치설계
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2009.06.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로의 장단점을 간략하게 설명하라.
장 점
단 점
멀티플렉서를
사용한 회로
▶4변수의 논리함수를 구성 가능
▶병렬-직렬 데이터 변환 구성 가능
▶임의 입력변수의 MUX 구성 가능
IC의 수 감소
디코더를
사용한 회로
설계가 복잡
구현시 미리
|
- 페이지 10페이지
- 가격 4,200원
- 등록일 2013.11.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|