|
JK플립플롭 소자에서 출력된 결과값들이 각각 소자로 입력되어 출력된 결과들이다. 이로써 JK플립플롭이나 RS플립플롭과 같은 기본적인 플립플롭을 이용하는 실험인 것을 알 수 있었으나, JK플립플롭을 사용한 이유는 RS플립플롭을 보완한 플
|
|
|
플립플롭 회로의 정의와 종류를 간단히 설명하시오.
3. RS플립플롭의 상태표를 작성하시오.
4. JK플립플롭의 특성을 설명하고 진리표를 작성하시오.
5. T플립플롭과 D플립플롭에 대해 설명하고 상태표를 작성하시오.
6. 주종 플립플롭의
|
|
|
JK플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다.
입력 JK가 논리 입력 00, 01, 10은 RS 플립플롭과 같고, JK=11
|
|
|
플립플롭은 JK 플립플롭의 토글 역할을 하므로 toggle 의 약자 T를 붙여서 T 플립플롭이라고 부른다.
실험회로 4 결과
74LS76의 JK Flip-folp 을 이용한 회로의 출력을 조사하라.
회로도
시뮬레이션
분석
위 회로에는 JK Flip-flop 이 2개 쓰였는데 앞의 J
|
|
|
에지-트리거 기능을 가지며, 특정 논리적 결합에서만 트리거 작용을 허용하는 다중 입력과 같은 특수한 기능을 가질 수 있다.
555 타이머:
555 타이머는 널리 사용되는 타이머로, TTL-호환 또는 CMOS-호환 속성을 가지며 +5.0V부터 +18V까지 동작 가능
|
|
|
동작하기 때문에, SR과 T의 조합으로 이루어졌다고 할 수가 있다. JK플립플롭의 진리표를 살펴보자.
JK플립플롭 진리표
J
K
Q
Q+
0
0
0
0
0
0
1
1
0
1
0
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
0
그리고 CLR과 CLK라는 새로운 입력값이 보이는데 CLR은 CLEAR을 뜻하며
|
|
|
사용하여 만든다. 1. 가산 / 감산기
(1) 가산기
(2) 산술 연산기
① 가산기에 의한 산술 연산 회로
② 부호와 자리 넘침 판별 회로
③ 고속 가산 회로
④ 곱셈 회로
2. 플립플롭
(1) RS 플립플롭
(2) D(Data)플립플롭
(3) JK플립플롭
|
|
|
시적인 보관 또는
디지털 신호의 전송되는 시간을 늦춰주는 지연 목적에 사용된다.
4. T플립플롭
T(Toggle) 플립플롭은 JK플립플롭의 J와 K단자를 연결한 것으로 입력 단자가
T하나이며, 입력이 있을 때마다 플립플롭의 값이 반전된다. 이러한 기
|
|
|
트리거 맞추기가 어려워서 파형이 너무 떨려서 제대로 측정하기 힘들었지만 stop 기능과 source trigger기능을 이용하여 겨우겨우 측정하였습니다. 실험을 무사히 완료하였고 J-K플립플롭의 특성과 전파지연시간에 대해 더 명확하게 알게 되었습
|
|
|
플립플롭(Flip-Flop)
RS 플립플롭
시뮬레이션 결과
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이션 결과
소자검색
검색 홈페이지(1) questlink
검색 홈페이지(2) chipinfo
|
|
메뉴펼치기
