|
Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008 목차
1. 서론
2. 본론
1) 에지트리거 플립플롭(D-, JK-, T-)의 진리표 및 특성 비교
2) 에지트리거 플립플롭(D-, JK-, T-)의 상태도 비교
3. 결론
4. 출처 및 참고문헌
|
|
|
플립=플롭이 반응하기 때문에 에지트리거라고 부른다.
JK 플립-플롭
적은 시정수를 갖는 RC 회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로 변환시킨다. J와 K는 제어입력으로 클럭의 에지에서 회로의 동작을 결정한다. J와 K가 모두 낮으
|
|
|
범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로도의 측정 결과
- 클럭의 에지 구성
- 0V와 floating의 차이
- 출력에 LED를 연결할 때 출력에 미치는 영향
Ⅳ. 고찰 및 후기
|
|
|
에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지에서 gate들의 천이상태를 timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작
|
|
|
T Flip-Flop
T Flip_Flop 은 JK에서 J,K 입력을 일정하게 넣는 것이다. 이렇게 만드는 이유는 이 플립플롭의 목적에 있다. 이 플립플롭은 출력 값을 반전시키기 위함에 있다. 만약 T에 0의 입력을 넣는다면 J,K 모두 00이 되므로 변함이 없을 것이다. 만약
|
|
|
플롭(T Flip-Flop)은 JK플립플롭의 특성표중에서 J와 K의 입력이 모두 논리 1과 논리 0이 되는 두 가지 상태를 나타내는 플립플롭이다.
(a)논리 회로
[그림 6] T 플립플롭
이상에서 살펴본 일반적인 플립플롭외에 특수한 성질을 이용한 모서리 트리거
|
|
|
JK플립플롭 4비트 우 쉬프트 레지스터에 관한 시뮬레이션이다. 교재의 이론 부분에 나와 있는 입력값을 넣어보았다. 입력 X에 1011을 인가하면 그대로 1011이 출력되는 것을 확인 할 수 있었다.
두 번째 결과 그래프는 1010을 인가한 결과이다. 1010
|
|
|
하며, 중간에 인버터가 동작되도록 하여 위상차를 조절한다.
주종 플립플롭은 RS나 JK 플립플롭을 사용하여 만들 수 있으며, 시간 펄스가 상승이나 하감함에 따라 입력에 대한 출력이 변하게 된다. 그림 4-23은 JK 플립플롭을 사용하여 구성한
|
|
|
플립 플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다. 또한, 그 쓰임새를 따져보면 래치는 데이터를 잠시 저장했다 그대로 전달할 때 쓰이고, F/F는 D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용
|
|
|
RS
플립플롭의 경우는 1,1 이 입력되었을 때 불능 상태로 출력 값이 이상하게 나오지만 JK 플립플롭의 경우는
전 상태를 바꾸어서 표시한다. 즉 1이라면 0으로 0이었다면 1로 toggle 시켜서 표시를 해준다. 이 상태를 이
용하면 위에서 T 플립플롭
|
|
메뉴펼치기
