|
회로, 학문사, 1991
◎ 황희승, 디지털 설계, 동일출판사, 1991 Ⅰ. 개요
Ⅱ. 플립플롭(플립플롭회로)의 개념
Ⅲ. 기본적인 플립플롭(플립플롭회로)
Ⅳ. PR/CLR RS플립플롭(플립플롭회로)
Ⅴ. JK 플립플롭(플립플롭회로)
Ⅵ. 에지트리거
|
|
|
RS 플리플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2. S-R 래치
(A) NAND래치-기본적인플립플롭: 2개의NAND 또는2개의NOR로구성
1)NAND래치 회로도
2)NAND래치 등가 부호
3)진리표
4)동작파형
(B)NOR 게이트래치-2개의NAND 또는2개의NOR로구성
1)NOR 래치 회로도
|
|
|
플립플롭에 S = 1, R = 1의 입력 신호가 들어온 경우에도 플립플롭은 이전의 상태를 그대로 유지한다.
이상을 요약하면 기본 RS 플립플롭은 표 1과 같은 진리표를 갖게 된다.
표 1. 기본적인 RS 플립플롭의 진리표
R
S
Q (Q1)
0
0
사용하지 않음
0
1
0
1
0
|
|
|
줄여 나가는 것이 우리들이 해야
할 일이겠다. (1) 기본 RS 플립플롭과 레이스 조건
(2) RS 플립플롭
(3) PR / CLR RS 플립플롭
(4) D 플립플롭
(5) D 플립플롭 설정 시간
(6) T 플립플롭
(7) JK 플립플롭
* 실험결과 보고 사항
* 결과 및 토의
|
|
|
에 LOW가
나오게 된다. T 플립플롭은 입력된 값이 연속적으로 토글(toggle)되면서 출력
값이 계속해서 HIGH 와 LOW를 반복하게 된다.
(6) JK 플립플롭이 그림 7의 진리표와 같이 동작함을 확인하고, PR/CLR JK 플립
플롭의 회로를 그려라.
JK 플립플롭은
|
|
|
회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플
|
|
|
회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4.
|
|
|
JK플립플롭의 회로도, 표시기호 및 진리표가 그림7에 주어져있다. 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다.
D 및 JK 플립플롭에도 RS 플립플롭과 마찬가지로 PR과 CLR스위치를 삽입시킬수 있으며 이
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
만들 수 있고, SRAM이나 하드웨어 레지스터 등을 구성하는데 사용된다. 또한 비동기식 RS 플립플롭 비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기 등등 여러 가지로 응용하여 사용할 수 있다. 없음
|
|
메뉴펼치기
