|
IC
NOPB SWITCH (4개)
Reset, Selector, Input, Enter 입력
SPST SWITCH (1개)
74190N의 UP/DOWN 스위칭 입력
LED-Diode (초록1, 빨강 1, 노랑3)
입력위치와 결과를 확인하기 위한 요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
|
|
|
호를 다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립
|
|
|
JK 플립플롭에서 race-around 문제를 설명하라.
4. 사용기기 및 부품
7400 Quad 2-input NAND, 7402 Quad 2-input NOR, 7410 Triple 3-input NAND
5. 실험 내용
A. SR latch
(1) <그림 8>의 회로를 구성하라.
(2) 입력 S와 R의 조합을 통해 진리표를 완성한다. 표의 상태 행에
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
|
JK 플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
플립 플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다. 또한, 그 쓰임새를 따져보면 래치는 데이터를 잠시 저장했다 그대로 전달할 때 쓰이고, F/F는 D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용
|
|
|
RS 래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래
|
|
|
RS 플립플롭의 회로 구성과 동작을 실험한다.
2. 관련이론
부울 대수
- 부울 대수(Boolean Algebra)는 영국의 수학자 조지 부울이 19세기 중반에 고안한 논리 수학이다. 부울 대수는 AND, OR, NOT 논리를 이용하여 논리식을 표현한다. 논리식의 각 변수
|
|
|
플립-플롭에 관한 관찰 내용을 정리하라. 셋업 시간, PRE와 CLR 입력, 그리고 타이밍 관찰 내용들에 대해 논의하라.
그림 15-6
심층탐구
11.그림 15-7에 보인 회로는 D 플립-플롭의 실제 응용이다. 이 회로는, 직렬 데이터(한번에 하나씩 도착하는 비
|
|
메뉴펼치기
