|
플롭 출력을 조합은 그 시점까지 입력된 clock 펄스의 개수를 나타내는 2진수가 된다. 한편 이러한 회로는 주어진 clock 입력의 주파수를 절반씩으로 줄여나가는 분주회로(frequency divider)로 사용 할 수도 있다.
<그림5>
Shift register
플립플롭 하
|
|
|
래치의 응용에 관한 사용 예시(도난경보시스템)와 사용에 관련된 부분에대해서 알게 되었고 D플립플롭의 동작에대해서 알수 있었다.
우리실험은 일부 문제점이 발생하여 잘못된결과를 한가지를 얻었으며 실험 , 지연펄스제거 CLR LOW입력 실
|
|
|
래치는 입력을 둘다 HIGH로 넣으면 결과 값은 예측할 수 없는 단점이 있다. 마지막으로 D플립-플롭의 실험을 하였는데 상당히 오래 걸렸다. 회로의 실수도 있었지만 오실로스코프의 파형을 제대로 그려 내지 못했다. 이유인 즉 프로브를 찍을
|
|
|
래치의 진리표
▷▶▷ VHDL 문
▶▷▶ 실행 결과 (Enable 신호는 숨겼습니다.)
(b) 특성식(characteristic equation)을 이용하시오.
특성석 Q(t+1) = S + R'Q
(c) 두 개의 논리 게이트를 사용하시오.
NOR 게이트 2개를 사용
2.6 게이트가 있는 D 래치는 G=0 일 때 자
|
|
|
동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
|
플립플롭은 에지 트리거 ( Edge trigger ) 에 의해 동작한다. 따라서 플립플롭은 클럭 펄스가 나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지함을 의미한다. D-type의 플립플롭과 래치의 회로구성은
|
|
|
래치와 같은 그림이 된다.
2. D 플립플롭
C
D
0
X
(last state)
0
0
1
1
논리도
진리표
(+)의 에지트리거된 D 플립플롭
- 위 그림에서 짧은 PT의 전압 펄스는 잠시 동안 AND 게이트를 동작 상태로 만들어 D 입력에 따라 출력이 Set 또는 Reset 된다. 진
|
|
|
플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출
|
|
|
플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2. S-R 래치
(A) NAND래치-기본적인플립플롭: 2개의NAND 또는2개의NOR로구성
1)NAND래치 회로도
2)NAND래치 등가 부호
3)진리표
4)동작파형
(B)NOR 게이트래치-2개의NAND 또는2개의NOR로구성
1)NOR 래치 회로도
2)진리
|
|
메뉴펼치기
