|
동작, 비행기계에 대해 스케치를 하였다. 뿐만 아니라 그의 해부도는 의학에도 영향을 미쳤다. 그는 넓은 공학 분야에 영향을 끼친 한 사람이다.
높은 수준의 창조성을 보여준다고 믿어지는 항공우주공학상의 업적에 대하여 간단한 보고서를
|
|
|
립플롭과 T 플립플롭을 결합한 것이다
입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브
|
|
|
동작특성은 타이밍도에 나타낸다.
(2)실험 2 : T-FF의 실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍
|
|
|
동작하여 0부터 다시 수를 세게 된다. 또한 십의 자리 수는 NAND게이트에서 로드로 이어지는 중간점으로부터 클럭을 받아서 수를 세게 된다. 그러면 초시계가 완성된다. 1. 실험 제목
2. 실험 목표
3. 실험 준비물
4. 관련 이론
5. ALTERA로
|
|
|
D-F/F 회로를 결선하고 D와 의 입력 변화에 따른 출력 상태를 측정하라.
D
Q
Q'
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
(3) 그림 10-11과 같은 TTL IC 7474 D-F/F 회로를 구성하고 D와 의 입력 변화에 따른 출력 상태를 측정하라.
D
Q
0
0
0
1
0
0
0
1
0
1
1
1
(4) 그림 10-12과 같
|
|
|
D flip-flop
③ Edge-trigger J-K flip-flop
ⅱ) 비동기 입력
ⅲ) Master / Slave Flip-Flop
2) Flip-Flop의 동작특성
ⅰ) 전파지연시간
ⅱ) Set Time
ⅲ) Hold Time
ⅳ) 최대 클럭 주파수
ⅴ) 펄스 폭
3) Flip-Flop의 응용
ⅰ) 병렬 데이터 저장
ⅱ)
|
|
|
. 클락 펄스가 하강할 때, 즉 1 에서 0 일 될 때 동작하는 NGT 이므로 그림과 같이 그릴 수 있다.
Clock
A
B
C
D
DCBA
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000
0001
0010 1. 상태 다이어그램
2. 상태표
3. 카노맵
4. 논리 회로 구성
5. 검토
|
|
|
동작한다. 즉, 두 개의 입력 중
하나가 “참”이면 출력도 “참”이 되고, 두 개의 입력 모두가 “거짓”이거나 또는 두
개의 입력 모두가 “참”이라면 출력은 “거짓”이 된다. 이러한 회로를 관찰하는 다른
방법으로는 두 개의 입력들이 서
|
|
|
지금까지 소개한 Gate IC들은 디지털 회로를 다루면서 가장 기본이되는 되는 소자들이다.
무엇보다도 회로를 구성해보고 동작상태를 눈으로 확인할때 가장 기억 및 사고가 좋아진다.
또한 애매한 논리를 만났을때 검증해볼 수 있는 장치가
|
|
|
의미를 알지 못했음.
- test bench 구현 때 초기 값을 주고 매시간 클락 신호를 주는 코딩이 다소 어려웠음.
《8bit register》
- 프로세스문에서 '리셋'과 '클락 이벤트' '클락'을 if문 하나로 연결해서 모든 신호가 한꺼번에 동작 되서 오류 발생.
|
|
메뉴펼치기
