|
실험 6. Bistable or flip-flop
1. 목적
Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다.
1. R-S 플립플롭의 동작원리를 이해한다.
2. D 플립플롭의 동작을 이해한다.
3. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.
2. 실험 기기
|
|
|
플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지에서 gate들의 천이상태를 timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagra
|
|
|
변할 때의 지연 시간 (상승지연시간)
Tphl
high→low로 변할 때의 지연 시간 (하강지연시간)
(3) [그림1] RS 래치의 이론적인 상태도를 그려라.
RS 래치 회로도
RS 래치 상태도
CLK 0일 때에는 S, R에 상관없이 Q+=Q가 된다. 즉, 상태를 유지한다. 없음
|
|
|
동작하지 않았다. 그래서 캐패시터와 저항을 추가하여 회로를 구성하였다.
이것은 이번 실험중에 가장 어려웠던 실험인 거 같다. 크리스탈이 너무 빠른 속도로 출력을 하므로 육안으로는 깜빡임의 정도를 실측하기 어려웠으나 분주회로를
|
|
|
1. 목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (7
|
|
|
D 입력을 전달하고, 출력은 이전의 값을 유지하거나 D 입력이 변경될 때에만 변경된다. 이를 통해 D 플립플롭은 데이터의 안정성과 예측 가능한 동작을 보장한다. 데이터 저장 및 동기화에 필수적인 요소로 사용된다. JK 플립플롭은 D 플립플롭
|
|
|
D F/F를 이용한 T F/F 설계
< D F/F로 꾸민 T F/F 블록도 >
<앞의 블록도를 이용하여 D F/F로 꾸민 T F/F의 블럭도>
< IC 칩 XOR과 D F/F으로 구성한 T F/F >
갔다왔다
이 회로 역시 T F/F과 동일한 동작을 수행한다. 토글스위치가 On 되어 있다면, 출
|
|
|
플립플롭과 기능이 아주 유사했습니다. 다만 개선된 점이 있다면 J-K플립플롭은 S-R 플립플롭과 다르게 무정의 조건대신 토글 기능으로 대체되었다는 점입니다. 역시나 다른 플립플롭과 같이 동기 입력보다는 비동기 입력이 우선순위 동작을
|
|
|
동작하는 것을 확인 할 수 있었습니다.
* 결 선 도 *
3. D플리플롭 회로를 결선하여 특성표와 같은 동작이 이루어지는지 확인하라.
(a) NAND 게이트로 이루어진 D 플립플롭 회로
(b) 그래픽 심볼
그림 3 D 플립플롭
* 결 선 도 *
아래의 진리표처럼 출
|
|
|
을 이용하여 [그림 7-1(a)]의 이진 카운터를 결선하라.
<표 7-1>과 같은 동작이 이루어지는지를 확인하라.
D 플립플롭을 이용하여 [그림 7-1(b)]의 이진 카운터를 결선하라.
<표 7-1>과 같은 동작이 이루어지는지를 확인하라.
J-K 플립플롭을
|
|
메뉴펼치기
