|
논리회로
진수변환
○
○
선택형
(선다형)
7
②
3
게이트회로
기본논리게이트
○
○
선택형
(선다형)
5
①
4
불대수
기본법칙
○
○
선택형
(선다형)
10
②
5
논리식
논리식의 간소화
○
○
선택형
(선다형)
8
①
6
플립플롭
SR플립플롭
○
○
선택형
|
|
|
부울 대수식으로 나타내어라
그리고, A,B,X,Y간의 드모르강관계를 나타내어라
2. 회로 2에서 7402 게이트의 입력인 변수 A,B와 X,Y간의 드모르강관계는 어떻게 되는가?
3. 회로 2에서 출력 X,Y에 대한 카르노맵을 그려라.
4. 회로 3에서 변수 A,B의 항으
|
|
|
갖고 학교에 간다
A
B
E
C
D
AB + C'D = E
[10] 다음 부울 함수를 카노우(카르노) 맵을 사용하여 간소화 하시오.
(1) F(a, b, c) = m (2, 3, 6, 7)
bc
a
00
01
11
10
0
1
1
1
1
1
Y = b
(2) F(a, b, c, d) = m (0, 2, 3, 4, 6, 11)
cd
ab
00
01
11
10
00
1
1
1
01
1
1
11
10
1
Y = b'cd + a'd'
|
|
|
논리 회로 설계를 위한 다양한 접근 방법을 모색해야 한다. 첫째, NAND 게이트의 조합을 이용한 새로운 최적화 알고리즘 개발이 필요하다. 기존의 알고리즘들은 만능 NAND 게이트를 활용한 다양한 설계 방식에 대해 한계점을 가진 경우가 많다.
|
|
|
부울 대수식과 등가임을 설명하시오 (힌트: 카르노 맵을 이용하시오).
3. 전감산기의 자리내림 B0는 부울 대수식으로 표시하면 가 된다. 카르노 맵을 이용하면 로 간소화할 수 있음을 보이시오.
4. 실험 4(b)에서 계산된 합 SC와 실험에서 구한 SE
|
|
|
게이트나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
전달하는 FND의 역할은 현대 전자 기기의 발전에 없어서는 안 될 요소로 자리잡고 있다. 1. LED의 정의와 기능
2. 2의 배수에 대한 이해
3. 진리표 작성 방법
4. 부울 대수로의 식 간소화
5. 논리 회로 설계 과정
6. FND 표시 장치의 역할
|
|
|
.
실험결과, 기본적인 gate와 법칙을 증명하는데 크게 어려움이 없었으나 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것이다. < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
|
|
|
논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(3).
|
|
|
부울대수식을 만들고 위 실험과 동일한 방법으로 WINCUPL을 실행한다.
WINCUPL 시뮬레이션 결과
반가산기
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbro
|
|
메뉴펼치기
