|
논리가 2번 변한다. 따라서 출력의 주기는 50ns*2이=100ns고 주파수는 주기-1이므로 1/(100ns)=10㎒이다.
d. TTL 논리회로를 고장진단 할 때 정상상태의 입력전압이 무효상태라면 가능한 원인은 무엇일까?
TTL 논리회로는 무효상태에서 게이트의 입력이
|
|
|
Gate에 양의 전압을 걸어주게 되면 Gate아래 전자가 올라오게 된다. 채널이 형성되기 위해 gate에 충분한 양의 전압을 걸어 주어야하며 이때 전압을 문턱 전압이라 한다. 채널이 형성되기 전에는 cutoff 즉 전류가 흐르지 않고 문턱 전압 이상의 전
|
|
|
이트로 출력은 입력이 둘 중에 하나라도 1이면 1이고, 모두 0인 경우에만 0이 된다.
세 번째 AND게이트는 0을 ‘거짓’ 1을 ‘참’이라고 한 경우 논리적으로 \'and\'처럼 작동하기 때문에 이런 명칭이 붙었다. 2개 이상의 입력에 대해 1개의 출력을
|
|
|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
교체해서 실험을 해보지 못하였는데 breadboard의 영향이 아닐까 하고 잠정적 결론을 내릴 수밖에 없었다. 결과
1. 디지털 시스템트랜지스터를 이용한 NOT 게이트 회로
2. npn, pnp 트랜지스터를 이용한 NOT 게이트 회로
3. Fan-Out
Discussion
|
|
|
AND 게이트 디코더
보수화된 형태로 출력을 만드는 것이 더 경제적이기 때문에 NAND 게이트로 디코드로 형성하기도 한다.
디코더 확장
두 개 이상의 디코더를 동일한 인에이블 입력에 연결해 하나의 커다란 디코더를 구성할 수 있다.
인코더
인
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
|
게이트를 조합하여 스위치의 입력 신호에 따라 두 수를 더해주거나 빼주었다. 또한 4비트 크기 비교기를 이용하여 입력된 두 수의 크기가 어떠한지를 판별하여 출력해주었다. 실험에서는 A<B 상태일 때만 신호를 출력하였다. 2진 4비트 크기
|
|
|
수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-Bit Binary Full Adder with Fast Carry
Dual Carry-Save Full Adder
4-Bit Full Adder with Fast Carry
4-Bit Adder/Subtractor with Clear
그림 8. 가산기 기능을 갖는 TTL
|
|
|
게이트 지연
{C}_{load}
= 유니트의 실제 부하(pF 혹은 정규화된 게이트들의 개수로 표현됨)
{T}_{load}
= 유니트에서 부하당 지연(
{ ns } over {pF }
혹은
{ ns } over {정규화된 게이트 개수로 표현됨 }
)
이와 같은 타이밍 정보를 갖는 논리 시뮬레이터들
|
|
메뉴펼치기
