|
회로를 구성하여서 SW1, SW2의 상태에 따라 Q1, Q2의 상태를 주파수 관점에서 과낯ㄹ한 결과 <그림 8>과 같은 시간도표상의 그래프를 얻을 수 있었다.
7. 연습 문제
A. IC 74109 에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지
|
|
|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
|
|
회로를 구성하여서 SW1, SW2의 상태에 따라 Q1, Q2의 상태를 주파수 관점에서 과낯ㄹ한 결과 <그림 8>과 같은 시간도표상의 그래프를 얻을 수 있었다.
4. 연습 문제
A. IC 74109 에지트리거 플립플롭의 내부 회로도를 그리고 JK = 11일 때 상승에지
|
|
|
JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다
- 입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
- JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
- 회로도로부터 JK 플립플롭이 A와 B
|
|
|
회로도
시뮬레이션 결과
실험6) JK Flip-Flop을 이용한 동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
회로도
시뮬레이션 결과
실험7) JK Flip-Flop 플립플롭을 이용한 비동기 카운터와 MUX를 설계하고, S1,S0의 입력에 따른
|
|
 |
보고서 작성능력 검증 기출문제 125
? 논문 작성을 검증하는 문제 134
? 기출문제의 유형분석 연구능력을 검정하는 문제 149
가. 기출문제의 유패턴탐색 꼬리질문 답변 대응 149
나. 기출문제 패턴과 대응 171
? 기본적인 외국어 소통능력을 검
|
|
메뉴펼치기
