|
회로에서 보듯이 비동기식과는 다르게 클럭이 동시에 인가되는 것을 알 수 있다. 회로는 동기식 계수기가 더 복잡한 것을 알 수 있다. ● 실험원리
○ 동기식 카운터와 비동기식 카운터의 차이
○ 비동기식 계수기 (asynchronous counter)
●
|
|
|
카운터를 설계할 때 Q 의 출력을 D의 입력에 인가한 이유는?
입력 값이 항상 반전되어 입력되도록 하고 다음 단의 CLK에 인가하여 동작시킬 수 있으므로
7. 본 실험에서 배운 카운터로 10진 카운터를 설계할 수 있는가? 이에 대한 이유를 설명하
|
|
|
이번 실습이 무엇을 하고자 하는지를 알 수가 있었다. 실제 실습에서는 예측한 결과 파형이 잘 나오는지를 확인해 볼 수 있을 것이다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
회로도 등을 나타내었다.
(a) 상태천이도
(b) 여기표
(c) 논리식
(d) 회로도
그림 9-6. BCD 카운터
3. 사용부품 및 계기
오실로스코프
Function generator
74LS112(2개)
74LS00(1개) 1. 실험목적
2. 관련이론
1) 동기식 순차회로와 비동기식 순차회로
2)
|
|
|
디지털전자공학실험, 홍안의, 도서출판 보문당 , 실험 16 결합형 카운터
[사 이 트] 공주대학교 가상강의실 : http://princess.kongju.ac.kr/
-- 이론적 설명 부분 참조 1. 실험목적
2. 이론
3. 사용기기및 부품
4. 실험과정 및 결과 예측
5. 참고
|
|
|
회로가 카운터로써 정상적인 동작을 했음을 알 수가 있었다. 하지만 안타까운 점은 비동기식 카운터를 설계했지만 우리가 한 실험으로는 비동기식으로 동작했는지 안했는지를 확인해 볼 수가 없었다는 점이다. 이는 함수발생기와 오실로스
|
|
|
알 수가 있다. 따라서 이번 실험의 회로도와 실험결과를 토대로 이 실험은 참이라는 것을 알 수가 있다. ＿
수고하셨습니다＿ 1.D 플립플롭(D Flipflop)
2.D 플립플롭을 이용한 JK플립플롭
3.T 플립플롭(T Plipplop)
4.동기식 카운터(Counter)
|
|
|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
카운터를 하는 방법이 있다. 이번 5주차 실험의 회로들의 공통적인 특징은 사용된 플립플롭들의 클럭단자가 하나의 공통클럭입력 Clock이 연결되어 있음을 살펴 볼 수 있었다. 따라서 이번실험의 회로들은 synchronous counter 들이고, 동기식 회로
|
|
|
회로를 실험하여 testbench 코드가 필요 없으며 출력값이 직관적이다.
Evaluation
state를 한정한 counter를 모드에 따라서 binary로 또는 gray로 동작하도록 하는 것으로 회로의 이해가 어렵거나 코딩이 복잡하지는 않았다.
분주회로나 비동기식 리셋도
|
|
메뉴펼치기
