|
Control Logic Unit, 베릴로그, 결과파일, 소스
결과파일만있고, 소스 모두 있습니다
CPU할때 사용되는 logic 입니다. mkCPU.v
2.07KB
결과.doc…………………………2p
◎ 실험결과
>> Control Logic Unit ( mkCPU.v )
- 결과파형
>> 고찰
|
- 페이지 3페이지
- 가격 800원
- 등록일 2008.11.28
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Control Logic Unit
( Instruction Fetch & Instruction Execution )
Control Login Unit의 Instruction Fetch 단과 Instruction Execution 단을
위 그림과 같은 블록 다이어그램과 같이 구현하였다. 부연 설명을 하자면,
Clock이 두 번 뛸 때마다 Program Counter(PC)가 count되어
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2008.11.28
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Unit)
38. RIP(Routing Information Protocol)
39. SCSI(Small Computer System Interface)
40. SLIP(Serial Line Interface Protocol)
41. SNA(Systems Network Architecture)
42. T1
43. TCP/IP 소프트웨어
Ⅶ. 근거리통신망(랜, LAN)의 보안대책
1. 접근 제어(access control)
2. 패스워드(password)
|
- 페이지 19페이지
- 가격 9,000원
- 등록일 2013.07.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Logic Unit)
2. 제어장치(Control Unit)
3. 레지스터(Register)
Ⅳ. CPU(중앙처리장치)의 종류
1. 처리 용량에 따른 구분
1) 8비트
2) 16비트
3) 32비트
4) 64비트
2. 처리 방식에 따른 구분
1) CISC(Complex Instruction Set Computer)
2) RISC(Reduced Instruction Set Co
|
- 페이지 16페이지
- 가격 6,500원
- 등록일 2009.03.18
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
로그래밍 제어 방식을 사용한다.
- control 메모리의 크기는 128 x 28(비트 수 가변가능)
≪ … 중 략 … ≫
#베릴로그 소스
♡LOVE CPU
module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z);
input rs
|
- 페이지 154페이지
- 가격 23,000원
- 등록일 2013.11.21
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
case 1인 경우의 것이고 두 번째 waveform과 네 번째 waveform은 case 2인 경우의 것이다. < 제 목 >
< 목 표 >
< 설계조건 >
1. FSM state diagram
2. 엘리베이터 동작 설명
3. verilog 코드 & 주석
4. verilog 설명
5. waveform + 설명
6. 결과 및 토의
|
- 페이지 11페이지
- 가격 4,000원
- 등록일 2007.12.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Unit Under Test (UUT)
DYB_vending uut (
.Clk(Clk),
.reset(reset),
.choice(choice),
.In(In),
.Change(Change),
.exceed(exceed),
.Out(Out)
); 1.설계목표
2.설계내용
- 동전의 가지수와 상태설명, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구
|
- 페이지 25페이지
- 가격 3,000원
- 등록일 2014.06.21
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
(전략)
2. 요구된 5개의 블록의 베릴로그 코드
module control_single(opcode, RegDst, Jump, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch, ALUOp);
module alu(ctl, op1, op2, zero, result);
(중략)
3. 시뮬레이션 결과
R1 레지스터의 instruction 주소는 00000800. 이 값
|
- 페이지 18페이지
- 가격 2,500원
- 등록일 2010.06.09
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
계열
이름 백 * *
교수명 강 * *
작성일 04.14.화
목 차
1. CPU의 외부 구조 설명
● 컴퓨터 시스템의 구조
-microcomputer 내부에는 Arithmetic Logic Unit과 Control Unit, MEMORY 시스템(RAM과 ROM), I/O PORT가 BUS 시스템을 통해 이루어져 있으며, CPU(Centerl Processing Unit)
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2021.02.09
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Logic Unit과 Control Unit, MEMORY 시스템(RAM과 ROM), I/O PORT가 BUS 시스템을 통해 이루어져 있으며, CPU(Centerl Processing Unit) 내부에는 Arithmetic Logic Unit과 Control Unit이 있다.
*컴퓨터 시스템의 구조
MEMORY 시스템
External Data Bus
CPU
Input/Output Unit
Arithmetic Logic Unit
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2021.02.09
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|