|
. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF 상태에 따른 P와 Y를 측정하여 다음 표를 완성하시오.
2. 실험순서 1의 결과를 보고 Parity generator/checker 의 효과를 쓰시오.
F/F 관련이론
□ 정 의
□ 종 류
|
|
|
FLOP
●타이밍 순서
●카운터(counter)
●리플카운터는 F/F 각각의 지연시간 때문에 용도에 따라서는 적합하지 않을 때가 있다.
♣패턴1
♣패턴2
♣패턴3
♣패턴4
♣패턴5
♣패턴6
◆ 동기 이진 카운터
실험 결과 및 고찰
|
|
|
이론적으로도 서로 동일한 내용임을 3.이론 과 4. 설계방법에서 확인하였다. block diagram으로 설계한 D F/F도 동일하였다. VHDL에서 logic gate로 프로그래밍 한 것과 동일하게 그림을 그려서 simulation을 했으니 당연히 동일하다고 할 수 있다.
7. 토의
|
|
|
경우 각 F/F이 동시에 트리거 된다.
이번 실험에서 만든 디지털 초시계를 만듦으로 인해 교과서에서 배운 이론이 우리 실생활에서 활용되고 있다는 점을 알 수 있었다. 1.실험목표
2.기본이론
3.실험(회로 구성도, 파형, 설명)
4.고찰
|
|
|
되는 것을 알 수 있었다. 이를 확인하기 위해서 주파수를 1Hz를 바꿔 실험을 반복하였더니 1초마다 신호가 시프트 되는 것을 확인할 수 있었다. 1.목적
2.이론적 배경
3.사용 장비 및 부품
4.실험 방법
5.예비 보고 사항
6.결과 보고서
|
|
메뉴펼치기
