|
F/F 회로를 구성하고 D와 의 입력 변화에 따른 출력 상태를 측정하라.
D
Q
0
0
0
1
0
0
0
1
0
1
1
1
(4) 그림 10-12과 같은 JK-F/F 회로를 결선하고 입력 J, K 및 클록 펄스 의 변화에 따른 출력 상태 Q를 측정하라.
순번
J
K
싱글펄스()
구형파()
Q
Q
1
0
0
0
0
0
2
1
|
|
|
JK f/f의 여기표는 현재 상태와 다음 상태가 모두 0이 되기 위해서는 상태가 그대로 유지된다고 생각할 수 도 있고, 다음 상태가 0이 되엇다고도 생각할 수 있다. 따라서 JK=-- 혹은 JK=01을 입력시키면 되므로 J는 0, K는 X로 표시 되었다. D f/f의 여
|
|
|
F/F은 현재 Q가 저장하고 있는 한 비트의 정보를 다음 입력이 들어올 때까지 유지
- 이 플립플롭은 한 비트 시간의 지연(delay) 소자 역할
- 한 비트 정보를 임시로 보관하는 레지스터(register)로 많이 사용
5. JK 플립플롭(JK F/F)
- RS 플립플롭 : 입력
|
|
|
F/F로D F/F 구현
2) JK F/F 로D F/F 구현
3) 기호
4) 진리표
5)동작표
6. 비동기 회로
-동기형입력:입력데이터가클럭펄스에동기되어동작
-플립플롭에는클럭펄스와는관계없이플립플롭을세트하거나클리어할수있는비동기적인입력이 제공되는데이를비
|
|
|
JK Flip-Flop을 이용하여 T Filp-Flop으로 변환한 회로의 동작을 확인하라.
회로도
시뮬레이션
표
T
Q(t)
Q(t+1)
1
4.519(그림 2_1)
0.047(그림 2_2)
0
4.446(그림 2_3)
4.462(그림 2_4)
F/F은 기억 소자라서 시간에 따라 값이 변한다. 위 표는 어느 한 순간을 측정한 값
|
|
메뉴펼치기
