|
aly;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = '1' then
s_input <= '0';
elsif rising_edge(m_clk) then
s_input <= m_input;
en
|
|
|
Logic의 이해도를 높이는 데 중요한 역할을 했으며, 향후 회로 설계 및 구현 과정에서 얻은 경험과 교훈이 큰 자산이 될 것이다. 이러한 경험이 앞으로의 전자전기 분야의 학습과 연구에 도움이 되기를 기대한다. 1. 실험 결과
1) 실습 내용
|
|
|
디지털 시계를 설계하였다. 여태까지 했던 실습들은 vhdl코딩만 하고 자일링스 프로그램만 돌리면 끝이었는데 이번 실습부터는 실제 킷을 사용하여 결과물을 킷에 출력도 해보고 하는 것이라 처음에는 약간 어렵고 난해하였으나, 그동안 그래
|
|
|
설계하였다. 지난번의 디지털 시계 실습 때도 많이 헤맸었는데 이번 실습에서는 Vhdl Module파일이 3개나 되어서 처음에 소스코드를 작성하는데에 엄청나게 애를 먹었다. 또한, testbench를 시뮬레이션 돌렸을 때, 처음 파형에 unknown값이 있어서 계
|
|
|
설계과목 : 디지털공학실험
설계수행자
설계과제제목
주 별 설계진행 일정
공 학 이 론
설계구성요소
설계주안점
현실적제한요소
VHDL로 순차회로(검출기) 설계 코딩
벡터를 이용한 순차회로 설계
벡터를 이용하지 않은 순
|
|
|
구성하면서 이렇게 여러 방법으로 회로를 만들 수 있음을 알 수 있어서 이론으로만 알았던 디지털을 실험을 하면서 더 쉽게 이해할 수 있었다. 1. 실험 제목
2. 실험 목표
3. 실험 장비
4. 관련 이론
5. 실험 계획
6. 실험 결과 및 고찰
|
|
|
Problems
2.1 Use algebraic manipulation to prove that x + yz = (x + y) • (x + z)
(x + y) • (x + z) = xx + xz + xy + yz
= x + xz + xy + yz
= x • (1 + z + y) +yz
= x • 1 +yz
= x + yz
2.2 Use algebraic manipulation to prove that (x + y) • (x + y’) = x 없음
|
|
|
논리회로(Logic circuit)
디지털 전자회로에서는 2진수 “0”과 “1”의 두 부호의 조합에 의해 필요한 정보를 나타내는데, 이 0과 1을 사용하여 입력정보를 처리하는 회로를 논리회로라 한다. 지금까지 2진수의 두 상태를 “1”과 “0”으로 표
|
|
|
설계에는 용이하지 않음을
알게 되어서 상태변수와 플리플롭을 사용하여 자판기 설계를 다시하였다.
카르노맵간소화
회로설계
프로그램 구현
스위치를 누를 때 단발 펄스 발생
Cedar logic simulator 를 이용하여 자판기 회로를 구현해 보았다.
|
|
|
display 동시 수행 ex: 1+3=4
- 어셈블리 언어로 작성, assembly language
- PC spim으로 구현
2. 컴퓨터 구조 및 설계(하드웨어 소프트웨어 인터페이스 ARM 버전)
3. ch2 연습문제
19.1.(a,b)
19.2(a)
20.1.(a,b)
21.2(a)
33.2.(b)
33.2.(b)
|
|
메뉴펼치기
