|
다.
중앙 처리 장치에서 어떤 내용을 특정 장치로 출력시킬 수 있게 하는데, 이 때 선택 신호는 특정 장치를 나타낸다. 1× 4 디멀티플렉서에서 선택 신호는 네 개의 조합을 만들어야 하므로, 두 개의 선택 신호가 필요하다.
디멀티플렉서는 회
|
|
|
.
위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실제 실험에서 쓰이게 될 코딩 방법과 다를 수 있다. ① Multiplexer(MUX)
② Multiplexer의 작동 방식과 구조
③ 각종 MUX의 구조
③ Shifter
④ 32 to 1 MUX의 코딩
|
|
|
sign값이 1인, arithmetic shift의 결과값이다. right shift가 이루어진 후, MSB에 1이 추가된 것을 알 수 있다. 실험 ① 128 to 4 MUX의 시뮬레이션 결과
실험 ② Logical Unit들의 시뮬레이션 결과
실험 ① 128 to 4 MUX의 설계
실험 ② Logical Unit들의 설계
|
|
|
종료가 된 후 아주 약간의 Time Delay를 거친 후 바로 sel이 11인 구간에서 Input d가 Output e로 출력 됨을 알 수 있다. 1. 개요
1)정의 및 사용용도
2)Mux의 원리
2. 알고리즘-특별한 알고리즘은 존재하지 않음
3. Verilog 코드
4. 파형 및 분석
|
|
|
MUX와 DEMUX의 응용분야에 대해 실제 예를 들어가면 기술하시오.
2. 81 MUX와 26 DEMUX를 설계하고, 설계한 회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표
|
|
메뉴펼치기
