|
종료가 된 후 아주 약간의 Time Delay를 거친 후 바로 sel이 11인 구간에서 Input d가 Output e로 출력 됨을 알 수 있다. 1. 개요
1)정의 및 사용용도
2)Mux의 원리
2. 알고리즘-특별한 알고리즘은 존재하지 않음
3. Verilog 코드
4. 파형 및 분석
|
|
|
mux8.vhd의 소스
Testbench 소스처럼 input value를 지정한다. ( value마다 100ns씩 시간차를 준다 ) 지정된 input value에 따라 MUX가 정상적으로 동작하는지 simulator model sim을 사용하여 알아본다.
<Results wave>
시뮬레이션 결과는 강의안의 예제와 동일하게
|
|
|
MUX 회로와 Dip S/W 0~9 를 입력함에 따라 7-segment
LED에 해당숫자가 표시되는 회로, 8 by 3 Encoder를 제작하는 실험, 그리고
마지막으로 3 by 8 Decoder를 제작하는 실험을 하였다. 그리고 각 실험회로들
을 FPGA보드를 통해 데이터 값을 확인하는 실험 또한
|
|
|
먹스(Mux, Multiplexer)라고도 한다. 컴퓨터 통신에서 이것을 사용하면, 하나의 전송로에 여러 대의 컴퓨터를 연결하여 사용할 수 있으므로 통신 비용이 크게 절감된다.
1-3) 32-bit ALU
32-bit ALU는 1-bit ALU 31개와 MSB ALU 한 개의 연결로 구성이 된다. 32-b
|
|
|
먹스를 직접 코딩해 보았을 때 어레이를 사용하는 것이 결과를 읽는데 훨씬 용이하다는 것을 체험했다. 하지만 이런식으로 module ttom(S,I,Y); 먼저 코딩을 하고 나중에 활용할 때 ttom t2(S[1],O[0],O[1],Y); 에서 출력이 2개인 것을 인식하지 못하는 점
|
|
메뉴펼치기
