|
ep. of 3-input AND Gate
TRUTH TABLE OF 3 INPUT AND GATE
3-INPUT OR , NAND , NOR GATE
OR GATE 구성
NAND GATE 구성
NOR GATE 구성
De Morgan's theorem을 증명하고 설명
XOR gate의 입출력 값을 측정
각각 회로의 출력 특징 비교
회로 분석
실험 종합
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
원리 - p.3
1) LED 원리
(1) LED기호와 극
(2) 7-Segment동작원리
(3) 7-Segment의 연결
2) IC 소개
(1) NOT
(2) AND 게이트
(3) OR 게이트
3) 브레드보드 원리
4) Karnauh MAP
3. 4-입력 7-Segment 표시 설계
- p.9
1)
|
- 페이지 32페이지
- 가격 4,000원
- 등록일 2011.07.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
종합-각 공정의 변화 및 변동에 대한 고찰
⑥ 결론-Revalidation에 대한 결정
의 내용을 토대로 하여 validation계획에 설정되었던 공정시험결과를 기초로 제조공정의 적합성(valid or invalid)을 종합적으로 평가하게 된다. 이 공정validation종합보고서는
|
- 페이지 20페이지
- 가격 2,000원
- 등록일 2008.11.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트에 입력되는 값들이 같으면 0이 나타나고, 입력되는 값들이 같지 않으면 1이 나타난다. 즉 이진 부호로 입력해도 G1을 제외한 XOR게이트는 그레이 부호로 바뀐다. 논리 게이트 이론
(1) NOT 게이트
(2) AND 게이트
(3) OR 게이트
(4) NAND
|
- 페이지 9페이지
- 가격 9,660원
- 등록일 2014.05.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트 레벨 논리 검증 시스템, 대한전자공학회, 1987 Ⅰ. 논리게이트의 개요
1. 기본적인 논리게이트
2. 응용한 게이트
1) 논리곱(AND)
2) 논리합(OR)
3) 논리부정(NOT)
4) 배타적 논리합(EXCLUCIVE OR)
3. 부울 대수
1) 불 대수 공리
2) 불 대수 기
|
- 페이지 8페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|