|
회로 기술", 특히 "나노 기술" 적용에 사활을 걸고 있다.
참고 문헌
http://www3.yonhapnews.co.kr/cgi-bin/naver/getnews?
http://news.joins.com/society/l
http://www3.yonhapnews.co.kr/
cgi-bin/naver/getnews?032004092007500+20040920+1451
http://trm.kistep.re.kr/NTRM_final_HWP2002_0725.PDF
http:/
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2005.03.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로도
최종 제작물을 측정한 결과는 다음과 같다.
그림38. 최종결과1 (안정도)
그림39. 최종결과2 (noise figure)
그림40. 최종결과3 (S-parameter)
그림41. 최종결과4 (gain)
결과
그림42. 최종결과5 {return loss(dB)}
그림43. 최종결과6 {return loss(smith chart)}
.
|
- 페이지 28페이지
- 가격 3,000원
- 등록일 2006.12.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
=10, f=1.0kHz
1.0
10
Voltage Feedback Ratio
= 1.0, =10, f=1.0kHz
0.5
8.0
SmallSignal Current Gain
=1.0, =10, f=1.0kHz
100
400
-
Output Admittance
=1.0, =10, f=1.0kHz
1.0
40
Noise Figure
= 100, = 5.0, =1.0kW, f= 1.0kHz
NF
-
5.0
dB
PSPICE로 설계한 회로도
3. 이론적인 설계과정
1) 제약조건
(1) BJT:Q2N39
|
- 페이지 12페이지
- 가격 2,300원
- 등록일 2012.05.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
noise margin)
게이트의 정상적인 동작에 영향을 미치지 않는 최대 잡음전압을 말한다.
참고문헌
◎ 공진흥·김남영·김동욱·이재철, VLSI 설계, 이론과 실습
◎ 디지털회로 및 시스템, 문운당
◎ 디지털 공학, 동일출판사
◎ 박효균, 소자 및 회로
|
- 페이지 4페이지
- 가격 5,000원
- 등록일 2009.08.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로와 Panel을 연결한다.
이상으로 PDP 구조 및 제조공정에 대하여 살펴보았다. 마지막으로 아래 그림은 위에서 설명한 전체 공정을 요약하여 하나의 Flow로 나타낸 그림이다.
3. 회로기술 :
- Contour Noise 발생 원인을 설명하고, Contour Noise를 저감
|
- 페이지 35페이지
- 가격 5,000원
- 등록일 2004.12.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|