|
변화하는지 파형 왜곡을 주의 깊게 살펴보며 관찰. 17
4-3. 사용한 OP-Amp가 낼 수 있는 전류의 한계를 예측 19
5. Discussion 20
5-1. 실험에서 OP-amp의 이상적이지 못한 특성들이 실험에 어떻게, 어느 정도 영향을 주었는지 분석하라. 20
|
- 페이지 15페이지
- 가격 2,300원
- 등록일 2010.03.05
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로(반전 연산증폭기)
- 입력 신호를 R1을 통해서 반전입력(-) 단자에 가한다.
- R1 : 입력요소.
R2 : 궤한 요소
- 출력전압
- 입력 신호 전압에 대하여 출력 전압은 반전된 위상 (180의 위상 차이)
● 연산 증폭회로의 응용
① 가산기
② 적분 연산
|
- 페이지 10페이지
- 가격 2,500원
- 등록일 2015.12.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소자들의
|
- 페이지 17페이지
- 가격 2,000원
- 등록일 2007.01.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로 및 시스템실험
출판사 : 청문각
저자 : 대한전자공학회
초판발행 : 2002년 7월 20일 발행 1. Title
2. Name
3. Abstract
4. Background
(1) 반가산기(half adder)
(2) 전가산기(full adder)
5. Simulation
실험1 - Half Adder
실험2 - Full Adder
실험
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
감산기에 대한 실험을 통하여 이론으로 알고있던 사실을 증명 할 수 있었고, IC가 4개나 되는 바람에 긴장하고 실험에 임하였지만, 미리 공부를 해온 탔에 쉽게 실험을 마칠 수 있었다.
실험감상
가산기와 감산기 실험을 통하여 이론으로만 학
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|