|
결과값이 설계조건을 만족함을 확인할 수 있다. ① Address Generator의 시뮬레이션 결과
② PC Calculation Unit의 시뮬레이션 결과
③ Branch Handler의 시뮬레이션 결과
① Address Generator의 설계
② PC Calculation Unit의 설계
③ Branch Handler의 설계
|
|
|
,12,13,14
jmp
15
nop
1
10
0
14
beq
15
bne
1
0
bge
1
bgt
2
ble
3
blt
10,11,14
jmp
다음은 PC calculation unit에 대한 연산이다.
opcode[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instruction
0
10
0
14,15
pc_poff
1
0,1,2,3,10,14
pc_poff
11,12,13
pc_s
15
nop
1
0
14,15
pc_poff
1
0,1,2,3,10,14
pc_poff
11
pc_off
|
|
|
. (아래는 Karnaugh map의 형태가 아니다)
op
flags
0
1
2
3
4
5
6
7
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
2
0
0
1
0
0
1
1
1
시뮬레이션 결과는 다음과 같다.
모든 결과가 위의 표를 만족하고 있음을 알 수 있다. ① Address generator
② PC Caculation Unit
③ Branch Handler
|
|
|
과 같다.
opcode[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instruction
0
10
0
14
beq
15
bne
1
0
bge
1
bgt
2
ble
3
blt
10,11,12,13,14
jmp
15
nop
1
10
0
14
beq
15
bne
1
0
bge
1
bgt
2
ble
3
blt
10,11,14
jmp
다음은 PC calculation unit에 대한 연산이다.
opcode[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instruction
0
|
|
|
예비보고서 작성시에는 수정하지 못하였다.
따라서 위의 모듈에서 사용된 branch handler이 수정되어야 정확한 모듈이 완성된다.
기타 input 및 output에 대한 설명은, 모듈 내 주석의 내용과 같다. ① Data Mapping Unit
② Execution Combination Top
|
|
메뉴펼치기
