|
branch handler와 PC calculation unit이 동작할 수 있도록 각각3bit, 2bit의 control code로 바꾸어주는 branch handler/PC calculation unit의 decoder가 구현되었다. ① Address Generator Decoder의 시뮬레이션 결과
② Branch Handler / PC Calculation Unit Decoder의 시뮬레이션 결과
|
|
|
결과값이 설계조건을 만족함을 확인할 수 있다. ① Address Generator의 시뮬레이션 결과
② PC Calculation Unit의 시뮬레이션 결과
③ Branch Handler의 시뮬레이션 결과
① Address Generator의 설계
② PC Calculation Unit의 설계
③ Branch Handler의 설계
|
|
|
할 opcode는 opcode[6:5]가 모두 10인 특징이 있음을 알 수 있다.
실험을 대비하여 모듈을 직접 코딩해보았다.
모듈 구현은 address generator decoder와 동일한 방식으로 이루어졌다. ① Address Generator Decoder
② Branch Handler / PC Calculation Unit Decoder
|
|
|
. (아래는 Karnaugh map의 형태가 아니다)
op
flags
0
1
2
3
4
5
6
7
0
0
0
1
1
1
0
0
1
1
0
1
0
1
0
1
0
1
2
0
0
1
0
0
1
1
1
시뮬레이션 결과는 다음과 같다.
모든 결과가 위의 표를 만족하고 있음을 알 수 있다. ① Address generator
② PC Caculation Unit
③ Branch Handler
|
|
|
address of instruction
TR 16 Temporary register Holds temporary data
INPR 8 Input register Holds input character
OUTR 8 Output register
Holds output character
(1) 공통 버스 시스템
기본 컴퓨터에는 레지스터들 사이나 레지스터와 메모리 사이에 정보 전송 을 하기 위한 경로가
|
|
 |
-1. Passive Matrix
2-2. Active Matrix
3.OLED의 System 계략도
3-1. 일반적인 System 계략도
3-2. OLED System Block Diagram
3-3. Data Latch, Parallel / Serial Data Conversion
3-4. Instruction Decoder
3-4-1. Instruction Command Set
3-5. Serial Data Interface 및 DDRAM Controller 동
|
|
메뉴펼치기
