• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 467건

rf/begin/smith1.htm <스미스 차트 사용법> http://e3000.hallym.ac.kr/%7Emwlab/cgi-bin/technote/read.cgi?board=lecture&y_number=2 <스미스 차트 읽는 법 > http://blog.naver.com/junni7?Redirect=Log&logNo=40014252752 <감쇠기 설계> 1. X-dB attenuator 설계 2. L-matching 문제
  • 페이지 21페이지
  • 가격 3,000원
  • 등록일 2007.08.14
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
설계를 검증하는 칩 회사가 생겨서 개발시간이 짧아졌다. FPGA와CPLD의 차이 1. 프로그램의 차이 A. CPLD 데이터의 저장을 EEPROM에 하기 때문에 비휘발성이라 전원을 꺼도 다운로드한 파일이 그대로 유지되므로 추가되는 프로그램용 메모리가 필요
  • 페이지 10페이지
  • 가격 2,300원
  • 등록일 2012.05.20
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
길이..............................................................5 5) 루프안테나................................................................6 3.제작 ..............................................................................6 1) 루프 안테나 제작...................................
  • 페이지 13페이지
  • 가격 5,000원
  • 등록일 2020.04.16
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
RF SYSTEM block diagram 5.향후 RF 집적회로 진화 방향. 회로 설계기술면에서 그동안 많은 발전을 이루어 이제는 단일칩 송수신기 구현 가능성에 대하여 의문을 제기하는 사람은 별로 없는 상태에 와있다. 그런데 RF ,IF , 아날로그 , 디지털로 구성된
  • 페이지 9페이지
  • 가격 5,000원
  • 등록일 2005.09.14
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로 모델 Boundary scan은 IEEE1149.1에 표준화 되어 있음. 그림 2.5.6 경계 주사 그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2 집적회로(VLSI)의 설계 과정 2.1 상위 레벨 합성(High Level Synthesis) 2.2 논리 합성(Logic Synthesis) 2.3 레이아웃 합성(Layout Synthe
  • 페이지 20페이지
  • 가격 9,660원
  • 등록일 2014.05.28
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 9건

회로도 및 도면 11 4.1 조작부 11 4.1.1 전체 11 4.1.2 ATmega128 12 4.1.3 JTAG Port 13 4.1.4 Power(+3.3v) 13 4.1.5 RF(Zigbee) 14 4.1.6 TFT-LCD 14 4.2 동작부 15 4.2.1 전체 15 4.2.2 ATmega128 16 4.2.3 RF(Zigbee) 17 4.2.4 Servo
  • 페이지 23페이지
  • 가격 3,000원
  • 발행일 2010.03.24
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
회로 기판 - 김경섭유정희 [3] 현대 반도체 광원의 기초 - 심종인이종창김종렬 [4] 초고속 SOP에서 인터페이스 채널과 트랜시버의 Co-design 방법 - 김용주 [5] 3D-IC Alliance, www.d3-ic.org [6] 하이닉스 반도체 www.hynix.co.kr [7] 삼성전자 www.sec.co.kr [8] 엠코
  • 페이지 33페이지
  • 가격 5,000원
  • 발행일 2010.05.17
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실. <8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실. <9> 백 동
  • 페이지 28페이지
  • 가격 3,000원
  • 발행일 2010.02.22
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
설계 구체화 1 1.4 Flow Chart 1 제 2 장 본 론 2 2.1 하드웨어 2 2.1.1 사용물품 설명 및 사양 2 2.1.2 설계 디자인 4 2.1.3 설계 3D 디자인 5 2.1.4 설계 도면 6 2.1.5 회로 연결 포트 7 2.2 소프트웨어 9 2.2.1 본
  • 페이지 57페이지
  • 가격 3,000원
  • 발행일 2010.03.24
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
회로도 1. Robot System 회로도 2. Receiver System 회로도 3. AVR ISP Programmer 회로도 Ⅳ. 실험 1.Robot부분 TEST--------------------------- 1) Robot_Main부분 Test 2) Receive LCD Part TEST Ⅴ. 결과고찰------------------------------- Ⅵ. 결론-----------------------------------
  • 페이지 50페이지
  • 가격 20,000원
  • 발행일 2010.02.26
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 27건

위한 과정 2. 본인이 이룬 가장 큰 성취 경험과 실패 경험에 대하여 (100자 ~ 500자 이내) ◅ 성공이라는 조건을 만들기 위한 개인적인 조건 3. 본인의 10년 후 계획에 대하여 (100자 ~ 500자 이내) ◅ 세계 최고에 어울리는 존재 4. 인
  • 가격 1,400원
  • 등록일 2015.03.08
  • 파일종류 한글(hwp)
  • 직종구분 일반사무직
회로 설계 기법과 전력 최적화 알고리즘에 대한 새로운 접근법을 제안하였으며, 관련 분야 연구자들에게 좋은 참고 자료가 되고 있습니다. 아울러 대학원 재학 중 대형 산학 협력 연구 프로젝트에 연구원으로 참여하여 ‘차세대 5G/6G 통신용
  • 가격 5,000원
  • 등록일 2025.08.11
  • 파일종류 한글(hwp)
  • 직종구분 기타
혁신적인 반도체 솔루션을 개발하는 데 중요한 역할을 할 수 있습니다. 특히, 메모리 반도체의 성능 최적화와 관련된 문제 해결 과정에서 제 분석적 접근 방식은 회사의 연구 및 개발 노력에 기여할 수 있습니다. 1. 지원 동기 2. 학업 성
  • 가격 4,000원
  • 등록일 2023.12.05
  • 파일종류 워드(doc)
  • 직종구분 전문직
위한 노력, 목표 달성 여부 및 본인의 기여도를 포함하여 구체적으로 기술) 3.지원 분야 관련 본인의 직무 역량 또는 전문성에 대해 기술하고, 입사 후 직무 전문가로서의 성장 Vision을 서술해주세요.(본인이 보유한 상세 직무 역량 또는 전문
  • 가격 4,000원
  • 등록일 2025.03.06
  • 파일종류 한글(hwp)
  • 직종구분 산업, 과학, 기술직
회로설계 직무에 지원한 저로서는 이러한 보안 문제를 해결하기 위한 다양한 방안을 모색하고, 설계 및 개발 과정에서 보안성을 최우선으로 고려하겠습니다. 고객의 데이터를 안전하게 보호하고, 이를 통해 에스원의 신뢰성을 높이는 데 최
  • 가격 3,000원
  • 등록일 2025.03.18
  • 파일종류 한글(hwp)
  • 직종구분 기타
top