|
rf/begin/smith1.htm <스미스 차트 사용법>
http://e3000.hallym.ac.kr/%7Emwlab/cgi-bin/technote/read.cgi?board=lecture&y_number=2 <스미스 차트 읽는 법 >
http://blog.naver.com/junni7?Redirect=Log&logNo=40014252752 <감쇠기 설계> 1. X-dB attenuator 설계
2. L-matching 문제
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2007.08.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계를 검증하는 칩 회사가 생겨서 개발시간이 짧아졌다.
FPGA와CPLD의 차이
1. 프로그램의 차이
A. CPLD
데이터의 저장을 EEPROM에 하기 때문에 비휘발성이라 전원을 꺼도 다운로드한 파일이 그대로 유지되므로 추가되는 프로그램용 메모리가 필요
|
- 페이지 10페이지
- 가격 2,300원
- 등록일 2012.05.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
길이..............................................................5
5) 루프안테나................................................................6
3.제작 ..............................................................................6
1) 루프 안테나 제작...................................
|
- 페이지 13페이지
- 가격 5,000원
- 등록일 2020.04.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
RF SYSTEM block diagram
5.향후 RF 집적회로 진화 방향.
회로 설계기술면에서 그동안 많은 발전을 이루어 이제는 단일칩 송수신기 구현 가능성에 대하여 의문을 제기하는 사람은 별로 없는 상태에 와있다. 그런데 RF ,IF , 아날로그 , 디지털로 구성된
|
- 페이지 9페이지
- 가격 5,000원
- 등록일 2005.09.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout Synthe
|
- 페이지 20페이지
- 가격 9,660원
- 등록일 2014.05.28
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|