|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
RS 플립플롭은 표 1과 같은 진리표를 갖게 된다.
표 1. 기본적인 RS 플립플롭의 진리표
R
S
Q (Q1)
0
0
사용하지 않음
0
1
0
1
0
1
1
1
이전 Q
2) 게이트를 가진 RS 플립플롭 (gated RS flip-flop)
게이트를 가진 RS 플립플롭은 그림 2와 같이 입력신호 R, S가 게이
|
|
|
RS 래치를 연결하여라.
: NAND로 만든 것과 NOR로 만든 래치의 차이점을 알아본다.
2. S와 R값에 적당한 입력을 주고 실험한 결과를 실험결과의 첫 번째 타이밍 선도에 나타내어라.
: 실험상으로는 클럭신호를 사람의 손으로 하므로 정확한 데이터
|
|
|
RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q'
0
1
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
0
1
1
(3) D 래치 회로를 구성하고 입력 D의 변화에 따른 출력을 측정하라.
D
Q
Q'
0
0
1
1
1
0
(4) 클록이 부착된 RS 래치 회로를 구성하고 입력 R, S 및
|
|
|
RS래치회로를 구성한 것인데, 이론으로 알고 있던 진리표대로 R과 S값이 0,0일 때는 그 이전 값을 그대로 유지하고 있고 1,0일 때는 Q값이 RESET이 되어 됨을 확인할 수 있었다. 또한 SET과 부정 상태도 실험값을 통해 확인할 수 있었다. 또한, 실험(3
|
|
메뉴펼치기
