|
module control_single(opcode, RegDst, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch, ALUOp);
input [5:0] opcode;
output RegDst, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch;
output [1:0] ALUOp;
reg RegDst, ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch
|
|
|
|
이용하여 구현하려고 했었지만 8개의 숫자,
4개의 소수점, 3개의 단위로 해도 결과 값에 크게 변동이 없을 것 같아
서 8자리로 결정하였다. 이제 간단하게 Frequency Counter가 무엇인지
정리하고 이번 Project의 설계 및 구현, 사양, 알고리즘에
|
|
|
Verilog-HDL
2) AHDL
3) UDL/I
3. VHDL의 역사적 배경
4. VHDL의 특징
1) 표준화된 HDL
2) 이용의 확대
3) 설계 기술 능력
4) 언어로서의 기능
5. VHDL의 표현방법(Y 차트라고함)
1) Behavioral modeling
2) Dataflow modeling
3) Structural modeling
6. 한국의 VHDL
|
|
|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
|
|
Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Backend 설계, 평가
|
|
 |
Verilog-HDL을 이용한 설계
80
Verilog-HDL을 이용한 설계
20
Simulink를 이용한 시뮬레이션
20
Simulink를 이용한 시뮬레이션
80
<표5-2. 비용>
항목
세부항목
소요비용
재료비
시제품가공비
기타 경비 목차
1장. 작품과제 필요성
2장. 작품과제 해
|
|
 |
. FA팀에서 현장교육을 받으면서 MPEG 표준을 이용한 동화상 처리 기술과 이미지 센서의 기본적인 특성과 설계 방법에 대해 배울 수 있었습니다. 또한 JPEG 알고리즘을 Verilog HDL로 구현함으로써 하드웨어적인 감각도 키울 수 있었습니다.
|
|
 |
관심분야 [200자]
정보과학을 전공하며 임베디드 소프트웨어 전반에 걸친 지식을 쌓을 수 있었습니다. 무선통신센서네트워크를 통한 센서 및 모터 제어기술, Verilog HDL을 이용한 반도체 설계에 관심을 두고 공부하며 SW개발자로서의 역량을 기
|
|
메뉴펼치기
