|
<Quartus II 사용법 및 Verilog HDL 4bit adder>
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Ver
|
- 페이지 12페이지
- 가격 6,300원
- 등록일 2015.08.25
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6. 제품제작에 VHDL이 쓰이는 과정
7. VDHL의 규칙
8. VDHL용어의 정의와 표현
9. VHDL 예약어 / 키워드
10. VHDL 주석
11. VDHL 식별어
12. VDHL 기본구성과 표현
13. 마치며..
|
- 페이지 10페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
이용하여 만들 수 있다.
결론
하드웨어 기술언어(HDL) 중 하나인 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERIL
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2005.09.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
화면>
<출력 화면>
소스 분석
4bit가산기를 이용하지 않고 BCD adder를 설계할 때 결과적으로 더하기를 위한 부분의 소스가 필요합니다. 그래서 실질적으로 소스를 복잡하게 만드는 것보다는 ieee. std_logic_arith.all 파일과 unsigned를 이용하여
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.11.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
=0, =0, =0 진리표의 첫 번째 줄로부터 =0이고 =0
n = 3 : =1, =1, =0 진리표의 네 번째 줄로부터 =0이고 =1
n = 4 : =1, =1, =1 진리표의 마지막 줄로부터 =1이고 =1
가 출력 캐리가 되고, 따라서 1100 + 1100 = = 11000 1. 4bit Adder 소개
2. 설계 내용
3. 설계 결과
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.03.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|