|
플립플롭의 차이와 장단점을 설명하라.
래치란 시간적으로 변화하는레지스터및 카운터,디지털 정보를 원하는 시각에 판독하여 등록하는 동작 또는 회로이다. 래치는 대부분 D 플립플롭으로 구성되었으며 입력 정보는클록 펄스의 상승 시각
|
|
|
레지스터를 양방향 시프트 레지스터하고 한다. 또한 레지스터가 시프트와 병렬 로드 능력을 모두 가지고 있으면 쌍방향 시프트 레지스터라고 한다. 위에 열거한 모든 능력을 갖는 4비트 쌍방향 시프트 레지스터는 4개의 D 플립플롭과 4개의&nbs
|
|
|
register
플립플롭 하나는 한 비트의 정보(0혹은 1)를 저장하는 메모리 단위로 사용될 수 있다. 이것을 여러 개 병렬로 사용하면 플립플롭의 개수만큼의 길이를 갖는 2진수 데이터를 저장하는 저장단위, 즉 레지스터로 이용할 수 있다. 그림 6은 3
|
|
|
플립 플롭이나 R-S 플릅 플롭 으로도 시프트 레지스터를 구성할 수 있지 않을까? 라는 추측도 해보 았다.
<자료> 74LS74, 74LS76의 핀 배열과 기능
J, K : DATA INPUT
CK : CLOCK INPUT
PR : PRESET(SET ALL Q=1)
CLR : CLEAR(SET ALL Q=0)
GND : GROUND
VCC : INPUT VOLTAGE(+5V)
D :
|
|
|
사용하여 만든다. 1. 가산 / 감산기
(1) 가산기
(2) 산술 연산기
① 가산기에 의한 산술 연산 회로
② 부호와 자리 넘침 판별 회로
③ 고속 가산 회로
④ 곱셈 회로
2. 플립플롭
(1) RS 플립플롭
(2) D(Data)플립플롭
(3) JK플립플롭
|
|
|
플립플롭의 응용에 관하여 설명하라.
플립플롭의 응용은 많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현저 연세대학교 출판부
최신디지털논리회로, 하재철.문상재 공저 ok p
|
|
|
레지스터에 저장된 데이터를 rotate시키고 (즉, 4비트 우 쉬프트 레지스터의 마지막 비트의 출력을 입력으로 받아들이는 구조), control 신호가 1이면 새로운 데이터를 In에서 받아 쉬프트 시키는 회로를 설계하라. 단 D 플립플롭과 NAND, NOT만을 사
|
|
|
플립플롭의 출력을 반전시켜 가장 왼쪽의 플립플롭 입력으로 전달하는 형태를 갖는다.
[그림 8-2] 링 카운터와 존슨 카운터의 구성
예비 보고서
D 플립플롭을 사용하여 직렬 입력/병렬 출력이 되는 4 비트 쉬프트 레지스터를 설계하시오.
J-K 플
|
|
|
D 플립플롭 (D flip - flop)
D 플립플롭은 지연(delay)형의 플립플롭으로서 데이터 비트(1또는 0)를 기억하기 위한 기억 소자이다. 이것은 D 입력과 클록 입력이 있으며 , D 입력으로부터 들어 온 신호를 클록펄스에 의하여 기억 유지시키고, Q측으로
|
|
|
플립플롭으로 구성한 (a)회로를 통해 시프트 레지스터의 동작 특성을 확인 할 수 있다. 클럭이 한번 들어올 때 마다 → 순으로 데이터가 들어오는 것을 확인 할 수 있다. 4번의 클럭 변화를 통한 출력 값 변화를 확인 한 후 D = 0으로 두면 출력이
|
|
메뉴펼치기
