|
다.
요약하자면, FSM이라는 것은 유한한 개수의 상태들을 가진 하나의 기계이고, 그 상태들 중 하나가 Present State인 것이다. FSM은 입력을 받고 어떠한 상태전이함수에 기반해서 Present State로 부터 출력상태로의 상태전이를 일으킨다. 그리고 출
|
- 페이지 4페이지
- 가격 1,500원
- 등록일 2006.04.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
end process;
end count_15;
4. < graph >
5. 결과
이번 실험은 Active -- HDL의 중요 tool인 FSM을 통해서 코드를 생성하고 시뮬레이션 돌려보는 실험이었다. 우선 FSM 이란 tool을 알게 되어 매우 새로웠고, 지금까지 코드를 직접 작성했던 실험들보다는 훨
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2005.10.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
fsm_str : process(X, st_out)
begin
case st_out is
--상태 s0 (출력 0, 0 s0, 1 s1)
when s0 =>
z = '0';
if x = '0' then
st_in <= s0;
elsif x = '1' then
st_in <= s1;
end if;
--상태 s1 (출력 0, 0 s0, 1 s2)
when s1 =>
z <= '0';
if x = '0' then
st_in <= s0;
elsif x = '1' then
st_in &l
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2014.06.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Up Down Counter, Ring Counter
FSM순차회로의 개념과 Counter에 대해서 조사
◎ Finite State Machine(FSM)
> FSM(Finite State Machine)이라는 용어 그대로 유한한 개수의 상태들로 구성된 기계
를 말한다. 여기서 상태(State)라는 말은 하나의 조건이라고 생각
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2009.07.06
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2023.03.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|