|
xilinx 프로그램을 태어나서 처음 접하였기에 많이 헤맸었다. 하지만 실험 내용을 집에서 연습해 보면서 어떤 방식으로 논리회로가 동작하는지 원리를 조금이나마 알게 되었고 그 결과, 이번 실험은 큰 문제 없이 빠른 시간에 해결할 수 있었다
|
|
|
Xilinx ML310 Board Specification
2.1.1 ML310 Board
2.1.1 Virtex2pro
2.2 Ethernet MAC 연구
2.2.1 Ethernet MAC 원리
2.2.2 Ethernet MAC 스케메틱 및 핀배치
2.3 OFDM MODEM 구현
2.3.1 OFDM MODEM의 원리
2.3.2 OFDM MODEM 구현
2.3.2.1 Mapper & Demapper
2.3.2.2 IFFT & FFT
2.4 UART 구현
2.4.1 FPG
|
|
|
Component Declaration for the Unit Under Test (UUT)
COMPONENT fourbit_adder
PORT(
x : IN std_logic_vector(3 downto 0);
y : IN std_logic_vector(3 downto 0);
ci : IN std_logic;
m : IN std_logic;
s : OUT std_logic_vector(3 downto 0);
co : OUT std_logic
);
END COMPONENT;
--Inputs
SIGNAL ci : std_logic
|
|
|
data_out_reg, addr_reg, data_reg,
load_operand1, load_operand2, load_plus, load_minus, calculate, operand); …… ⑤
end Behavioral;
① 입출력 포트 벡터 선언.
② lcd_test.vhd 파일의 입출력 포트를 선언.
③ datagen.vhd 파일의 입출력 포트를 선언.
④ 내부 signal 설정.
⑤ lcd_test.
|
|
|
_DP : OUT std_logic
);
END COMPONENT;
--Inputs
SIGNAL rst_n : std_logic := \'0\';
SIGNAL clk : std_logic := \'0\';
--Outputs
SIGNAL DIGIT : std_logic_vector(6 downto 1);
SIGNAL SEG_A : std_logic;
SIGNAL SEG_B : std_logic;
SIGNAL SEG_C : std_logic;
SIGNAL SEG_D : std_logic;
SIGNAL SEG_E : std_logic;
|
|
메뉴펼치기
