|
결과값이 뜨지 않아서 클럭범위를 좁혀주고 test bench의
end time을 3000ns까지 잡았다.
3. 결과 검토 및 의견
이번 학기에 논리회로 과목을 듣는중이라 아직 클럭과 순서논리회로의
개념이 잡히지 않았다. 나름대로 생각하여 카운터를 만들어보았
|
|
|
결과를 기술 하시오.
2) 다음 식의 논리 회로를 그리고 파형을 구하시오. 부울 대수나 카르노 맵을 이용하여 논리식을 간략화 한 뒤 간략화된 논리 회로와 출력 파형을 비교하시오.
* 기본 논리회로
* 파형
* 카르노맵
* 간략화된 논리회로
* 파
|
|
|
회로의 속도를 향상시킨 것이다. 따라서 carry의 계산 속도 개선이 전체 덧셈회로의 속도 개선과 직결된다. 디지털 회로에서 중요한 위치를 차지하고 있는 덧셈 회로의 속도 개선을 위해 여러 carry 계산 방법들이 제안되었다. 1. 실험 결과
|
|
|
논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth table이 일치했고 시뮬레이션 결과도 일치하
|
|
|
회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험1 시뮬레이션
실험2) 다음 회로도를 구성하고, 표를 완성하시오.
실험2 회로도
실험2 시뮬레이션
실험3) 다음 회로도를 구성하고, 표를 완성
|
|
|
보고서 맨 끝에 참고자료)
전압계 또는 오실로 스코프
4. 실험방법
실험 1 3-input AND gate 구성
위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라
3-input OR, NAND, NOR gate에 대해 반복 수행하라
실험2
위 회로를 구성한 후 Truth table을 작성
|
|
|
논리 0은 접지에 직접 연결하라. 표 4-2에 논리 출력과 측정된 전압을 기록하라. 출력 전압 측정에는 디지털 멀티미터를 사용하라.
2. NOR 게이트 하나에 대해서도 실험 순서 1을 반복하고 결과를 표 4-3에 기록하라.
3. 그림 4-4와 그림 4-5의 회로를
|
|
|
AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
- 구성할 수 있다. AND 와 NOT은 functionally complete 이기 때문.(드모르간의 정리를 활용하면 가능하다.) 1.목적
2.원리
3.실험방법
4.문제풀이
5.실험결과
6.고찰
|
|
|
임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서를 작성할 때 어떤 부분에 좀 더 신경 써서 실험을 해야겠다고 생각했던 부분을 하나도 생각하지 못한 체 실험에 임한 것이 많이 아쉬웠던 실험이다. 1. 실험 결과
2. 고찰
|
|
|
보고서에 빈 Karnaugh 맵을 그려 놓았다. 설계를 완료한 후 회로를 구성하고 시험한 후 결과를 요약하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
❍시스템의 기본적 동작
❍작동 요구사항
❍제어 논리에
|
|
메뉴펼치기
