|
UP, 4번핀은 DOWN
- 14번핀은 클럭
- 2V정도의 인풋전압, 3.5V정도의 아웃풋전압
4. Multisim 시뮬레이션 회로도 및 결과
실험 1)
시뮬레이션 결과
- 아무것도 나타나지 않는다.
- 74LS47의 4번 핀과 5번 핀이 VCC에 연결되어 있지 않고, 독립적으로 연결되어
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 회로에서 사용되며, 카운트를 증가 또는 감소시키기 위해 입력 신호를 받는 특징을 보이는데, 이 소자와 스위치를 이용하여 순차적으로 카운트를 증가 또는 감소시켰다고 분석할 수 있다.
오차분석
※ 이론분석, 실험 결과와 결과 분
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2023.03.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
- 페이지 8페이지
- 가격 1,800원
- 등록일 2013.03.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Background
◈ 카운터(counter)
(1) 비동기형 카운터
(2) 동기형 카운터
◈ 동기식 순차회로와 비동기식 순차회로
◈ 동기식 modulo-N 카운터
◈ BCD 카운터
5. Simulation
6. Experimental Results
7. analysis
8. Conclusion
9. References
|
- 페이지 26페이지
- 가격 3,000원
- 등록일 2010.11.26
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|