|
이터 입력 D는
Enable 입력의 역할도 동시에 함을 주목한다.
《디멀티플렉서 회로 구성 》
《디멀티플렉서 실험 사진》
①회로구성
2개의 AND GATE와 1개의 INVERTER를 이용하여 회로를 구성하였다. D단자가 Eable과 함께 입력 값의 역할도
함께 하므
|
|
|
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
4. 그림 6.4 회로를 구성하고, PSPICE 시뮬레이션을 나타내시오.
그림 6.4
PSPICE 시뮬레이션 결과
7. 멀티플렉서와 디멀티플렉서
[목적]
1. 멀티플렉서와 디멀티플렉서의 기본 원리와 동작을 이해한다.
2.
|
|
|
디멀티플렉서이므로 같은 동작을 한다는 것을 보여주기 위해 아래의 출력값들을 Inverter를 통과하게 만들어 반전시켰다. 출력값들은 디멀티플렉서의 동작원리대로 D의 데이터 입력값과 S1,S0 신호값에 따라 여러개의 출력선 중 하나에 출력값
|
|
|
디멀티플렉서(Demultiplexer)
디멀티플렉서(Demultiplexer, DEMUX)는 멀티플렉서의 반대 동작을 하는 것으로서 여러 개의 출력단자 중 하나를 선택하여 입력되는 데이터를 전송하는 장치이다. 따라서 디멀티플렉서를 데이터 분배기(data distributor) 혹은
|
|
|
디멀티플렉서
디멀티플렉서(demultiplexer)는 멀티플렉서의 반대되는 기능(즉, 입력과 출력이 바뀐 기능)을 수행하는 회로로, 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력중 하나로 내보내는 회로이다. <그림 13&
|
|
|
력
D
S1
S0
Y3
Y2
Y1
Y0
0
X
X
X
X
X
X
H
L
L
L
L
L
H
H
L
H
L
L
H
L
H
H
L
L
H
L
L
H
H
H
H
L
L
L
1x4 디멀티플렉서 IC인 74HC139을 이용하여 다음의 회로를 구성한다.
다음 표와 같이 입력을 가한 뒤에 출력 Y3, Y2, Y1, Y0를 측정하여 기록하라. Select 값에 따라 Demultiplexing이
|
|
|
통과하여 출력단자에 출력되는 것을 결정하게 된다
3) 디멀티플렉서
[1×4 디멀티플렉서(Demultiplexer)]
- 디 멀티플렉서(Demultiplexer)는 하나의 입력을 받아들여서 여러 개의 출력으로 분배 한다. 디 멀티플렉서는 디코더(복호기)와 밀접한 관계가
|
|
|
디멀티플렉서의 경우 적절한 선택선을 가지겠지만, 각각 입력, 출력이 2n 일 경우 n 개의 선택선을 가지게 된다.
다음으로 입력에서 출력까지의 지연시간을 확인하여보자. 아래 그림을 살펴보면 D0일 때만 딜레이가 제일 길게 나온다. 이것은
|
|
|
개론
2. 멀티플렉서(MUX)
3. 디멀티플렉서(DMUX)
4. 참고자료
|
|
|
역시 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.멀티플렉서(Mux : MultiPlexer)
2.디멀티플렉서(DeMux : DeMultiPlexer)
3.4비트(4Bit) 가감산기(Adder & Subtracter)
4.4비트(4Bit) 리플 캐리(Reple Carry) 가산기(Adder)
5.8비트(8Bit) 가산기(Adder)
|
|
메뉴펼치기
