|
실험이 훨씬 유리하다.
참고자료
김명수, 공공정책평가론, 박영사, 2003
노화준. 정정길. 김지원, 정책평가론, 한국방송통신대학교출판부, 2000.
이종수. 윤영진, 새 행정학, 2007 1. 준실험설계의 기본논리
2. 준실험설계의 장점 : 진실험에
|
|
|
설계(factorial design)
1) 2요인 설계
2) Solomon 4집단 설계
3. 준실험설계(quasi-experimental design)
4. 진실험의 기본논리와 장점
5. 진실험의 약점과 그 보완책
1) 평가의 타당성
2) 내적 타당성상의 약점과 보완책
3) 외적 타당도를 약점
4) 상호작
|
|
|
깨끗해졌다는 주장에 대하여 불경기로 공장이 폐업하였거나, 그 해의 풍부한 강수량으로 인하여 수질이 좋아졌다는 등의 경쟁가설이 존재 1.전실험적 방법의 약점
2.대표적 준실험설계와 그 논리
3.준실험의 약점
4.준실험의 약점 보완
|
|
|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
|
|
회로에서 얻고자 하는 Gain에 맞는 소자값을 설계하기 위해서는 inverting 증폭기가 더 용이할 것이다. 위 실험에서 설계한 회로는 간단한 구성이었기 때문에 두 모델간의 차이가 느껴지지 않았지만 복잡한 회로를 설계할 때는 식이 복잡해지고
|
|
|
지 통과하는 게이트의 수도 적어야 한다. 간소화된 논리식은 회로의 게이트 수와 게이트 입력의 수가 최소화가 되고, 논리 레빌의 수가 감소하는 것이다.
카르노맵은 논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표
|
|
|
회로
x = ab, y = c + d
F = ab(c+d)+c\'d\'(a\'+b\') = xy + x\'y\'
(b) 14개의 입력을 갖는 다단 논리회로
그림 2.2.3 회로 다단화
그림 2.2.4 기술 매핑
2.3 레이아웃 합성(Layout Synthesis)
자동 생성되거나 또는 물리적 Mask Pattern을 설계
(a)
(b)
그림 2.3.2 Floorplanning 과
|
|
|
논리설계기초, 에드텍, 1994
◎ 이희규, 디지털공학, 지앤북, 2007
◎ 안계선, 최신 디지털 논리회로 설계, 21세기사
◎ 장은영, 디지털공학, 신화전산기획
◎ 최갑석, 디지탈 회로, 학문사, 1991
◎ 황희승, 디지털 설계, 동일출판사, 1991 Ⅰ. 개
|
|
|
설계 방식에 대한 구조를 알수있었다.
일반 논리 게이트나 표준 TTL IC의 그래픽 심벌을 조합하여 설계하는 소위 게이트 레벨 설계는 대상회로의 규모가 커지면 전체의 동작상태를 파악하거나 일시에 시뮬레이션 하기가 어려워진다. 그러므로
|
|
|
설계
1. 명령어 코드
디지털 시스템의 내부조직은 일련의 마이크로연산으로 정의할 수 있다.
용도 1) 특정 목적 디지털 시스템: · 특정 마이크로연산을 영구히 수행한다.
예) 주변기기 제어장치( M/T 제어기)
2) 범용 디지털시스템: · 다양한 마
|
|
메뉴펼치기
